[논문 리뷰] Quantized Feedback Control Software Synthesis from System Level Formal Specifications for Buck DC/DC Converters

Federico Mari, Igor Melatti외 2명|arXiv (Cornell University)|2011. 05. 27.

Embedded Systems Design Techniques참고 문헌 5인용 수 3

한 줄 요약

이 논문은 정량 피드백 제어를 사용하여 버크 DC-DC 컨버터용 정확하게 구성된 임베디드 제어 소프트웨어를 자동으로 합성하기 위한 형식적 모델 기반 접근법을 제시한다. 이는 QKS라는 도구를 활용하여 시스템 수준의 형식적 사양(안전성 및 생존성), 식물 모델을 이산 시간 선형 하이브리드 시스템(DTLHS)으로, 그리고 구현 제약 조건(예: AD 비트 수)으로 표현함으로써, 최악의 실행 시간을 비트 수에 선형적으로 유지하면서도 매개변수 변동에 대한 강건성을 확보한다.

ABSTRACT

Many Embedded Systems are indeed Software Based Control Systems (SBCSs), that is control systems whose controller consists of control software running on a microcontroller device. This motivates investigation on Formal Model Based Design approaches for automatic synthesis of SBCS control software. In previous works we presented an algorithm, along with a tool QKS implementing it, that from a formal model (as a Discrete Time Linear Hybrid System, DTLHS) of the controlled system (plant), implementation specifications (that is, number of bits in the Analog-to-Digital, AD, conversion) and System Level Formal Specifications (that is, safety and liveness requirements for the closed loop system) returns correct-by-construction control software that has a Worst Case Execution Time (WCET) linear in the number of AD bits and meets the given specifications. In this technical report we present full experimental results on using it to synthesize control software for two versions of buck DC-DC converters (single-input and multi-input), a widely used mixed-mode analog circuit.

연구 동기 및 목표

• 안전 임계 응용 분야(예: 파wr 전자)에서 임베디드 시스템을 위한 수동으로 설계된 정확하고 효율적인 제어 소프트웨어의 과제를 해결하기 위해.
• 시스템 수준의 안전성 및 생존성 사양을 형식적으로 보장하는 제어 소프트웨어의 자동 합성을 가능하게 하기 위해.
• 생성된 소프트웨어가 아날로그-디지털(AD) 변환 비트 수에 비례하여 예측 가능하고 경계된 최악의 실행 시간(WCET)을 가지도록 보장하기 위해.
• 입력 전압 및 하중과 같은 핵심 매개변수의 예상 변동을 고려하여 강건한 제어기 합성을 지원하기 위해.

제안 방법

• 연속적인 동역학과 이산적 제어 논리를 모두 반영하기 위해 식물(버크 컨버터)을 이산 시간 선형 하이브리드 시스템(DTLHS)으로 모델링하기 위해.
• 폐루프 시스템 행동에 대한 안전성 및 생존성 성질로 시스템 수준의 사양을 형식화하기 위해.
• 상태 공간을 제한하고 효율적인 합성을 가능하게 하기 위해 정량화 제약 조건(AD 비트 수)을 구현 파rameter로 사용하기 위해.
• QKS 도구 내부에서 혼합정수선형계획(MILP) 솔버를 활용하여 형식적 사양을 만족하는 제어 법칙과 제어 가능 영역을 계산하기 위해.
• AD 비트 수에 비례하여 최악의 실행 시간(WCET)이 경계된 C 코드를 합성하여 실시간 실행 가능성을 보장하기 위해.
• 상태 위반 시 장애 탐지 및 복구를 보장하기 위해 제어 가능한 영역(가장자리 영역)을 보장적으로 계산하기 위해.

실험 결과

연구 질문

• RQ1 형식적 모델 기반 합성은 예측 가능한 최악의 실행 시간을 갖는 버크 DC-DC 컨버터용 정확하게 구성된 제어 소프트웨어를 생성할 수 있는가?
• RQ2 AD 비트 수는 합성 성능와 제어 소프트웨어 복잡성에 어떤 영향을 미치는가?
• RQ3 이 방법은 입력 전압 및 하중 매개변수의 변동을 견딜 수 있는 강건한 제어기를 생성할 수 있는가?
• RQ4 다중 입력 버크 컨버터의 경우 입력 수에 비례하여 합성 과정의 확장성은 어떻게 되는가?
• RQ5 실세계 파워 컨버터 모델에 대해 QKS 도구가 기초가 되는 MILP 문제를 얼마나 효율적으로 해결할 수 있는가?

주요 결과

• 단일 입력 버크 컨버터의 경우, QKS 도구는 AD 비트 수에 비례하는 WCET를 갖는 정확하게 구성된 제어 소프트웨어를 성공적으로 생성하였으며, b=8 비트일 때 총 합성 시간은 2.88e+04초, 메모리 사용량은 6.41e+07바이트였다.
• 다중 입력 버크 컨버터의 합성은 입력 수에 따라 확장되었으며, n=4 입력일 때 총 CPU 시간은 6.43e+05초, 메모리 사용량은 9.51e+07바이트였고, 성공적인 합성 결과(μ = Sol)를 기록하였다.
• 해결된 MILP 인스턴스의 수는 입력 수에 따라 크게 증가하였으며, 예를 들어 n=4일 때 MILP 유형 5의 경우 5.5e+07개의 인스턴스가 해결되었고, 총 시간은 1.1e+05초였다.
• 단일 입력 및 다중 입력 버크 컨버터에 대해 다양한 비트 폭(b=8에서 b=11)과 입력 수(n=1에서 n=4)에서 제어 가능한 영역(가장자리 영역)이 성공적으로 계산되고 시각화되었다.
• 모든 테스트 구성에서 합성 과정은 확장 가능하고 정확했으며, 실패(모든 μ = Sol) 또는 타임아웃 보고 없이 진행되었다.
• 대부분의 MILP 인스턴스 유형에서 평균 처리 시간은 10ms 이내를 유지하여 대규모에서도 효율적인 해결 성능를 보였다.