[논문 리뷰] Qubit Allocation for Noisy Intermediate-Scale Quantum Computers

Will Finigan, Michael Cubeddu외 3명|arXiv (Cornell University)|2018. 10. 18.

Quantum Computing Algorithms and Architecture인용 수 15

한 줄 요약

이 논문은 NISQ 시대의 양자 컴퓨터를 위한 하이브리드 큐비트 할당 알고리즘을 제안하며, 시뮬레이티드 어닐링과 Dijkstra 기반 국소 탐색을 조합하여 하드웨어 특화 큐비트 품질과 연결성 정보를 고려해 회로 오차율을 최소화한다. 이 방법은 IBM의 16Q Rueschlikon 장치에서 벤치마크 테스트를 거쳐 실제 오차율을 두 배 이상 감소시켰으며, 공개된 IBM 컴파일러와 순수 국소 탐색 방법보다 뛰어난 성능을 보였다.

ABSTRACT

In the era of noisy-intermediate-scale quantum computers, we expect to see quantum devices with increasing numbers of qubits emerge in the foreseeable future. To practically run quantum programs, logical qubits have to be mapped to the physical qubits by a qubit allocation algorithm. However, on present day devices, qubits differ by their error rate and connectivity. Here, we establish and demonstrate on current experimental devices a new allocation algorithm that combines the simulated annealing method with local search of the solution space using Dijkstra's algorithm. Our algorithm takes into account the weighted connectivity constraints of both the quantum hardware and the quantum program being compiled. New quantum programs will enable unprecedented developments in physics, chemistry, and materials science and our work offers an important new pathway toward optimizing compilers for quantum programs.

연구 동기 및 목표

• 노이지 중간 규모 양자(NISQ) 컴퓨터에서 물리적 큐비트의 오차율과 연결성이 다양함에 따라 큐비트 할당 문제를 해결하기 위해.
• 단순히 SWAP 게이트 수를 줄이는 것 외에도 컴파일 과정에서 총 오차율을 최소화하여 양자 회로의 신뢰성을 향상시키기 위해.
• 성능 대 계산 시간의 트레이드오프를 고려해 조정 가능한 하드웨어에 종속되지 않으면서도 하드웨어에 민감한 알고리즘 개발을 위해.
• 실제 양자 하드웨어에서 제안된 알고리즘을 벤치마크하여 기존 방법들에 비해 우수성을 실증적으로 입증하기 위해.

제안 방법

• 알고리즘은 광범위한 솔루션 공간을 탐색하기 위해 시뮬레이티드 어닐링을 사용하여 局부 최소값에서 벗어나도록 한다.
• 해당 방법은 Dijkstra 알고리즘을 통합하여 오차 비용이 낮은 근처 구성으로 탐색함으로써 솔루션을 정밀하게 개선한다.
• 양자 프로그램과 하드웨어를 가중치가 부여된 그래프로 모델링한다: 프로그램의 얽힘 구조는 DAG로, 장치의 커플링은 품질 가중치가 부여된 간선을 가진 그래프로 표현한다.
• 탐색 공간은 논리 큐비트를 물리 큐비트에 할당하는 유효한 매핑으로 정의되며, 目적 함수는 컴파일된 회로의 총 오차율이다.
• 초기 온도 $T_0$, 냉각 속도 $\tau$, 국소 탐색 단계 수 $n$ 등의 파라미터로 알고리즘을 조정하여 런타임과 솔루션 품질 간의 트레이드오프를 가능하게 한다.
• 이 방법은 어떤 커플링 그래프와 품질 데이터를 수용할 수 있으며, 하드웨어에 종속되지 않지만 최소 오차율을 위해 최적화하도록 조정된다.

실험 결과

연구 질문

• RQ1 시뮬레이티드 어닐링과 국소 탐색을 조합한 하이브리드 최적화 접근법이 실제 하드웨어에서 기존 큐비트 할당 방법보다 양자 회로 오차율을 감소시키는 데 성공할 수 있는가?
• RQ2 변동하는 큐비트 품질과 연결성 제약 조건을 고려할 경우, NISQ 장치에서 컴파일된 양자 회로의 신뢰성에 어떤 영향을 미치는가?
• RQ3 지능적인 큐비트 할당을 통한 사전 처리가 실질적인 양자 계산에서 장치 노이즈를 어느 정도 감소시킬 수 있는가?
• RQ4 실제 양자 하드웨어에서 회로 크기와 복잡도가 증가함에 따라 제안된 알고리즘의 성능은 어떻게 변화하는가?
• RQ5 하드웨어에 종속되지 않는 설계를 바탕으로 하여 다양한 양자 아키텍처로 일반화될 수 있는가?

주요 결과

• 제안된 하이브리드 알고리즘이 IBM의 공개 컴파일러 대비 16Q Rueschlikon 장치에서 측정된 오차율을 두 배 이상 감소시켰으며, 테스트된 모든 회로에서 통계적으로 유의미한 향상이 있었다.
• 국소 탐색 방법만으로도 항상 IBM의 공개 컴파일러를 뛰어넘었으며, 이는 품질 인식 할당이 신뢰성을 향상시킨다는 것을 입증한다.
• 하이브리드 알고리즘은 IBM 컴파일러보다 낮은 오차율을 보였지만, 변동성이 더 높아, 내구성 대 최적화 깊이 사이의 트레이드오프를 보여주었다.
• 어떤 경우에서는 오차율이 0.7를 초과하는 것으로 나타났는데, 이는 알고리즘 결함가 아니라 장치 특유의 문제 때문이었으며, 하드웨어 노이즈가 여전히 주요 요인임을 시사한다.
• 알고리즘의 성능은 회로 크기에 따라 유리하게 스케일링되며, 회로가 커질수록 제안된 방법의 이점이 커진다.
• 하드웨어에 종속되지 않는 설계 덕분에 아키텍처 간 일반화가 가능하며, 동시에 장치 특화 품질 및 연결성 데이터를 활용해 최적의 성능을 달성한다.