[논문 리뷰] Rapid high-fidelity gate-based spin read-out in silicon

Guoji Zheng, Nodar Samkharadze외 6명|arXiv (Cornell University)|2019. 01. 03.

Quantum and electron transport phenomena참고 문헌 31인용 수 29

한 줄 요약

이 논문은 이중 양자점의 게이트 전극과 통합된 칩 내부 초전도성 공진기를 사용하여 실리콘에서 빠르고 고정밀도의 단일 스텝 스핀 읽기 기록을 구현한다. 공진기 전송을 통한 전하 수용도 측정을 통해 이 방법은 단지 6 μs 내에 평균 98% 이상의 정밀도를 달성하며, 외부 전하 검출기가 필요 없는 확장 가능한 주파수 분할 multiplexed 읽기 기술을 가능하게 한다.

ABSTRACT

Silicon spin qubits form one of the leading platforms for quantum computation. As with any qubit implementation, a crucial requirement is the ability to measure individual quantum states rapidly and with high fidelity. As the signal from a single electron spin is minute, different spin states are converted to different charge states. Charge detection so far mostly relied on external electrometers, which hinders scaling to two-dimensional spin qubit arrays. As an alternative, gate-based dispersive read-out based on off-chip lumped element resonators were introduced, but here integration times of 0.2 to 2 ms were required to achieve single-shot read-out. Here we connect an on-chip superconducting resonant circuit to two of the gates that confine electrons in a double quantum dot. Measurement of the power transmitted through a feedline coupled to the resonator probes the charge susceptibility, distinguishing whether or not an electron can oscillate between the dots in response to the probe power. With this approach, we achieve a signal-to-noise ratio (SNR) of about six within an integration time of only 1 $μ$s. Using Pauli's exclusion principle for spin-to-charge conversion, we demonstrate single-shot read-out of a two-electron spin state with an average fidelity of $>$98% in 6 $μ$s. This result may form the basis of frequency multiplexed read-out in dense spin qubit systems without external electrometers, therefore simplifying the system architecture.

연구 동기 및 목표

• 외부 전하 검출기가 없는 실리콘 스핀 큐비트에서 확장 가능하고 고정밀도의 단일 스텝 스핀 읽기 기술을 가능하게 하기 위해.
• 밀도 높은 큐비트 어레이에서 외부 전기계측기와 부피가 큰 공진기를 피하기 위해.
• 칩 내부 초전도성 공진기를 사용하여 고감도 및 고대역폭을 확보한 게이트 기반 분산 읽기 기술을 구현하기 위해.
• 큐비트의 코herence 시간과 호환 가능한 시간 범위 내에서 고장내성 임계치를 초월하는 단일 스텝 정밀도를 달성하기 위해.
• 2차원 스핀 큐비트 시스템에서 확장 가능한 읽기 기술을 위해 주파수 분할 multiplexing 을 가능하게 하기 위해.

제안 방법

• 실리콘/실리콘게르마늄 이종구조 기반에 NbTiN 박막을 사용하여 고 품질 인자(Q ≈ 2600)와 고 임피던스를 갖는 칩 내부 초전도성 공진기를 제작한다.
• 공진기는 이중 양자점(DQD)을 정의하는 두 개의 게이트 전극과 결합되어 게이트 기반 분산 읽기 기술을 가능하게 하며, 전하 수용도 측정을 통해 작동한다.
• 공진기에 연결된 피드라인을 통해 전송 특성을 측정함으로써 공진 응답을 분석하고, 전하 반응을 통해 스핀 상태인 싱เก트렛과 트리플렛 상태를 구분한다.
• 폴리 스피너 블로킹을 사용하여 이중 전자 스핀 상태를 전하 상태로 매핑하며, 싱게트렛 상태는 T₁ ≈ 160 μs 동안 트리플렛 기저 상태로 붕괴된다.
• 6 μs 동안 신호를 통합하면 신호 대 잡음비(SNR)가 약 6이 되어 스핀 상태 간의 임계 기반 분류가 가능해진다.
• 통합된 신호 진폭의 이중성 분포를 노이즈로 넓혀진 가우시안 분포로 피팅하고, 붕괴 효과를 포함하여 읽기 정밀도를 추출한다.

실험 결과

연구 질문

• RQ1 칩 내부 초전도성 공진기가 실리콘 이중 양자점에서 고정밀도, 고속의 단일 스텝 스핀 읽기 기술을 가능하게 할 수 있는가?
• RQ2 게이트 기반 분산 읽기 기술이 고감도 및 고대역폭을 확보하여 양자 오류 수정의 고장내성 임계치를 초월할 수 있는가?
• RQ3 상대적으로 짧은 T₁ ≈ 160 μs 조건에서도 칩 내부 공진기를 사용하여 10 μs 이내에 단일 스텝 정밀도 >98%를 달성할 수 있는가?
• RQ4 큐비트 게이트와 직접 통합된 공진기를 통해 주파수 분할 multiplexing 이 가능해져 대규모 어레이의 시스템 아키텍처를 단순화할 수 있는가?
• RQ5 고 품질 인자(Q)를 갖는 칩 내부 공진기를 사용할 경우, 게이트 기반 스핀 읽기의 구현 가능한 정밀도와 통합 시간은 얼마인가?

주요 결과

• 칩 내부 초전도성 공진기는 통합 시간 1 μs 이내에 약 6의 신호 대 잡음비(SNR)를 달성한다.
• 통합 시간가 6 μs를 초과하는 경우 단일 스텝 스핀 읽기 정밀도가 98%를 초월하며, 9 μs에서 평균 정밀도는 98.4%이다.
• 트리플렛 상태 정밀도는 99.5%, 싱게트렛 상태 정밀도는 97.3%이며, 9 μs 통합 시간에서 해상도는 96.9%이다.
• T₁ ≈ 160 μs로 짧지만 공진기의 고감도 및 고대역폭 덕분에 10 μs 이내에 고정밀도 읽기 기술이 가능하다.
• T₁를 4.5 ms로 외삽하고 통합 시간을 16 μs로 늘일 경우 기대 정밀도는 99.9%에 도달하여 고장내성 임계치를 초월한다.
• 이 방법은 외부 전기계측기나 저장소가 필요 없이 밀도 높은 스핀 큐비트 어레이에서 확장 가능하고 주파수 분할 multiplexed 읽기 기술을 가능하게 한다.