[논문 리뷰] Reconfigurable Hardware Accelerators: Opportunities, Trends, and Challenges

Chao Wang, Wenqi Lou외 6명|arXiv (Cornell University)|2017. 12. 13.

Embedded Systems Design Techniques참고 문헌 119인용 수 15

한 줄 요약

이 종합 검토는 기계 학습 및 DNA 시퀀싱과 같은 데이터 집약적 워크로드를 위한 FPGA 기반 설계에 중점을 두고 재구성 가능한 하드웨어 가속기의 전반적인 개선 사항을 탐구한다. 이는 이질적 가속기 아키텍처 분야에서의 기회, 추세 및 과제를 분석하며, 성능, 전력 효율성 및 빠른 프로토타ип링에서의 FPGA의 이점에 초점을 맞추고, 컴퓨터 아키텍처 연구자들이 향후 연구할 수 있는 주요 연구 격차와 방향을 규명한다.

ABSTRACT

With the emerging big data applications of Machine Learning, Speech Recognition, Artificial Intelligence, and DNA Sequencing in recent years, computer architecture research communities are facing the explosive scale of various data explosion. To achieve high efficiency of data-intensive computing, studies of heterogeneous accelerators which focus on latest applications, have become a hot issue in computer architecture domain. At present, the implementation of heterogeneous accelerators mainly relies on heterogeneous computing units such as Application-specific Integrated Circuit (ASIC), Graphics Processing Unit (GPU), and Field Programmable Gate Array (FPGA). Among the typical heterogeneous architectures above, FPGA-based reconfigurable accelerators have two merits as follows: First, FPGA architecture contains a large number of reconfigurable circuits, which satisfy requirements of high performance and low power consumption when specific applications are running. Second, the reconfigurable architectures of employing FPGA performs prototype systems rapidly and features excellent customizability and reconfigurability. Nowadays, in top-tier conferences of computer architecture, emerging a batch of accelerating works based on FPGA or other reconfigurable architectures. To better review the related work of reconfigurable computing accelerators recently, this survey reserves latest high-level research products of reconfigurable accelerator architectures and algorithm applications as the basis. In this survey, we compare hot research issues and concern domains, furthermore, analyze and illuminate advantages, disadvantages, and challenges of reconfigurable accelerators. In the end, we prospect the development tendency of accelerator architectures in the future, hoping to provide a reference for computer architecture researchers.

연구 동기 및 목표

• 재구성 가능한 하드웨어 가속기 분야에서 최근의 발전 사항을 종합적으로 검토하는 것.
• 기계 학습 및 음성 인식과 같은 데이터 집약적 응용 분야를 위한 가속기 설계에서의 주요 연구 추세와 과제를 규명하는 것.
• 성능, 전력 효율성 및 맞춤화 가능성 측면에서 FPGA 기반 가속기와 ASIC 및 GPU 간의 강점과 한계를 비교하는 것.
• 재구성 가능한 컴퓨팅 아키텍처 분야에서 열려 있는 문제점과 새로운 기회를 제시하여 향후 연구를 이끌어내는 것.

제안 방법

• 2010년부터 2017년까지 최상위 학술 회의 논문(예: ASPLOS, ISCA, HPCA)을 대상으로 한 재구성 가능한 가속기 분야의 체계적 분석.
• 기계 학습, 음성 인식, DNA 시퀀싱 등 응용 분야별로 가속기 설계를 분류하는 것.
• FPGA 기반 시스템에서의 재구성 가능성, 자원 활용도 및 런타임 적응성 등의 아키텍처 특성 평가.
• 성능, 에너지 효율성 및 개발 시간 측면에서 FPGA 가속기와 ASIC 및 GPU의 대비 분석.
• 고성능 재구성 가능한 가속기에서 자주 사용되는 설계 패턴과 최적화 기법 식별.
• 구현의 상충 관계와 구현 제약 조건을 기반으로 한 추세 및 과제 통합 분석.

실험 결과

연구 질문

• RQ1 재구성 가능한 하드웨어 가속기의 보급을 이끄는 주요 응용 분야는 무엇인가?
• RQ2 성능, 에너지 효율성 및 개발 유연성 측면에서 FPGA 기반 가속기는 ASIC 및 GPU와 어떻게 비교되는가?
• RQ3 데이터 집약적 워크로드를 위한 재구성 가능한 가속기 설계에서의 주요 아키텍처적 및 구현 과제는 무엇인가?
• RQ4 FPGA 가속기에서 고성능과 저전력 구현을 달성하는 데 가장 효과적인 설계 패턴과 최적화 기법은 무엇인가?
• RQ5 재구성 가능한 컴퓨팅 가속기 분야에서 새로운 추세와 연구 방향은 무엇인가?

주요 결과

• 기계 학습 및 DNA 시퀀싱과 같은 데이터 집약적 워크로드에 대해 FPGA 기반 가속기는 뛰어난 에너지 효율성과 성능 확장성을 제공한다.
• FPGA의 재구성 가능성 덕분에 ASIC보다 빠른 프로토타입 제작과 맞춤화가 가능하여 배포까지의 시간이 단축된다.
• 그러나 그 장점에도 불구하고 FPGA 가속기는 프로그래밍성, 도구 체인의 성숙도, 그리고 복잡한 알고리즘의 효율적 매핑 문제에 직면해 있다.
• 주목할 만한 추세로는 개발자 생산성을 향상시키기 위해 고수준 합성(HLS) 및 자동 최적화 도구의 사용 증가가 있다.
• 이 종합 검토는 런타임 재구성과 동적 워크로드를 위한 적응형 가속에 대한 연구 집중도 증가를 규명한다.
• 향후 가속기 아키텍처는 소프트웨어와 하드웨어 간의 더욱 타이트한 공동 설계를 통합하며, 이질적 및 도메인 특화 컴퓨팅을 위한 강화된 지원 기능을 갖출 것으로 기대된다.