[논문 리뷰] Reduced Space-Time and Time Costs Using Dislocation Codes and Arbitrary Ancillas

M. B. Hastings, Alan Geller|arXiv (Cornell University)|2014. 08. 14.

Quantum Computing Algorithms and Architecture인용 수 14

한 줄 요약

이 논문은 표면 코드 양자 컴퓨팅을 위한 두 가지 혁신을 제안한다: 논리 큐비트를 인코딩하기 위해 구멍 대신 비틀림을 사용함으로써 0시간 허다드 게이트를 구현하고 공간-시간 부피를 감소시키며, 임의의 보조 큐비트 상태를 주입하여 대칭성 없는 로테이션을 구현할 때 로그 시간 오버헤드를 제거한다. 두 방법 모두 공간-시간 부피를 일정 요소로 증가시키면서도 로그 시간 패널티를 제거하여 자원 효율성을 크게 향상시킨다.

ABSTRACT

We propose two distinct methods of improving quantum computing protocols based on surface codes. First, we analyze the use of dislocations instead of holes to produce logical qubits, potentially reducing spacetime volume required. Dislocations induce defects which, in many respects, behave like Majorana quasi-particles. We construct circuits to implement these codes and present fault-tolerant measurement methods for these and other defects which may reduce spatial overhead. One advantage of these codes is that Hadamard gates take exactly $0$ time to implement. We numerically study the performance of these codes using a minimum weight and a greedy decoder using finite-size scaling. Second, we consider state injection of arbitrary ancillas to produce arbitrary rotations. This avoids the logarithmic (in precision) overhead in online cost required if $T$ gates are used to synthesize arbitrary rotations. While this has been considered before, we consider also the parallel performance of this protocol. Arbitrary ancilla injection leads to a probabilistic protocol in which there is a constant chance of success on each round; we use an amortized analysis to show that even in a parallel setting this leads to only a constant factor slowdown as opposed to the logarithmic slowdown that might be expected naively.

연구 동기 및 목표

• 논리 큐비트 인코딩을 위해 표면 코드 격자에서 위상수학적 결함(구멍) 대신 비틀림을 사용하여 표면 코드 양자 컴퓨팅의 공간-시간 부피와 시간 비용을 줄이기.
• T-게이트 합성 대신 임의의 보조 큐비트 상태 주입을 사용하여 임의의 로테이션을 구현할 때 로그 시간 오버헤드를 제거하기.
• 병렬 보조 큐비트 주입이 상수 요소의 느려짐만 초래할 뿐 로그적 요소가 아니므로, 효율적인 고장내성 보편 양자 컴퓨팅을 가능하게 하기.
• 비틀림 코드를 위한 고장내성 회로 및 측정 프로토콜을 제공하며, 이는 0시간 허다드 및 CNOT 연산을 포함한다.
• 확률적 상태 주입 하에서 오류 전파 및 보조 큐비트 자원 스케일링을 분석하여 반복적 오류 수정 조건에서도 여전히 유한한 오버헤드를 보임을 보여주기.

제안 방법

• 표면 코드 격자에서 위상수학적 결함인 비틀림(마요라나 준입자처럼 행동하는)을 사용하여 논리 큐비트를 구성하기.
• 심호 측정 및 동시 측정을 통한 논리 연산 구현으로, 비틀림 결함의 대칭성 덕분에 허다드 게이트가 정확히 0초 만에 구현됨.
• 반복적인 심호 측정을 통한 소프트웨어 기반 비틀림 코드 구현으로, 하드웨어 수정 없이도 고장내성 오류 수정이 가능해짐.
• 각 주입 시도가 일정 확률로 성공하는 확률적 보조 큐비트 주입 프로토콜 도입으로, '라바스 게이트'로 모델링됨.
• 분할 분석을 적용하여 병렬 보조 큐비트 주입이 공간-시간 부피에 상수 요소의 증가만 초래함을 보여주며, 로그적 스케일링을 피함.
• 반복적 보조 큐비트 주입에서 오류 전파를 분석하여, 클리포드 게이트 복잡도에 합리적인 가정 하에 누적 오류가 로그적 런타임 발산을 일으키지 않음을 보여줌.

실험 결과

연구 질문

• RQ1 비틀림 기반 코드는 공간-시간 부피를 줄이고 표면 코드에서 0시간 논리 연산을 가능하게 할 수 있는가?
• RQ2 임의의 보조 큐비트 주입은 임의의 로테이션 합성에서 로그 시간 오버헤드를 제거하는가?
• RQ3 보편 양자 컴퓨팅을 위한 병렬 보조 큐비트 주입의 효과적 공간-시간 부피 비용은 얼마인가?
• RQ4 반복적 보조 큐비트 주입 프로토콜에서 오류 전파의 스케일링은 어떻게 되며, 이는 발산하는 지연을 초래하는가?
• RQ5 표준 오류 수정 기반 기법을 사용해 비틀림 코드에서 고장내성 측정 및 논리 연산을 일관되게 구현할 수 있는가?

주요 결과

• 비틀림 코드는 논리 큐비트 밀도를 높이고 허다드 게이트를 정확히 0초에 실행할 수 있기 때문에, 기존 표면 코드보다 공간-시간 부피를 감소시킴.
• 임의의 보조 큐비트 주입을 사용함으로써 로테이션 합성에서 로그 시간 오버헤드를 제거하여 정밀도 δ에 대해 시간 비용을 O(log(1/δ))에서 O(1)로 감소시킴.
• 병렬 보조 큐비트 주입은 분할 자원 사용과 제한된 오류 전파 덕분에 공간-시간 부피에 상수 요소의 증가만 초래함으로써 로그적 증가가 아님.
• 반복적 오류 수정 및 텔레포테이션 단계를 고려할 때도, 임의의 로테이션 합성에 필요한 보조 큐비트 수는 최대 상수 요소로 증가함.
• 정확한 심호 측정 조건 하에서 비틀림 코드의 오류 수정은 안정적으로 유지되며, 가정된 프로토콜 하에 지연 또는 자원 비용의 발산이 없음.
• 분석 결과, '라바스 게이트'와 같은 확률적 상태 주입 프로토콜이 반복적으로 병렬로 확장되어도 로그적 느려짐 없이 효율적으로 스케일링 가능함을 확인함.