[논문 리뷰] Reducing End-to-End Latency of Cause-Effect Chains with Shared Cache Analysis

Yixuan Zhu, Yinkang Gao외 9명|arXiv (Cornell University)|2026. 01. 28.

Real-Time Systems Scheduling인용 수 0

한 줄 요약

본 논문은 스케줄링 정보를 통합한 시간 민감한 블록-단위 공유 캐시 분석 프레임워크(TSC)를 제안하여 다중 코어 플랫폼의 공유 캐시에서 다중 체인 원인-결과 시스템의 더 촘촘한 WCET 및 엔드투엔드 대기 시간을 계산합니다. 특정 설정에서 엔드투엔드 대기 시간을 최대 34%(듀얼 코어) 및 26%(쿼드 코어)까지 감소시킵니다.

ABSTRACT

Cause-effect chains, as a widely used modeling method in real-time embedded systems, are extensively applied in various safety-critical domains. End-to-end latency, as a key real-time attribute of cause-effect chains, is crucial in many applications. But the analysis of end-to-end latency for cause-effect chains on multicore platforms with shared caches still presents an unresolved issue. Traditional methods typically assume that the worst-case execution time (WCET) of each task in the cause-effect chain is known. However, in the absence of scheduling information, these methods often assume that all shared cache accesses result in misses, leading to an overestimation of WCET and, consequently, affecting the accuracy of end-to-end latency. However, effectively integrating scheduling information into the WCET analysis process of the chains may introduce two challenges: first, how to leverage the structural characteristics of the chains to optimize shared cache analysis, and second, how to improve analysis accuracy while avoiding state space explosion. To address these issues, this paper proposes a novel end-to-end latency analysis framework designed for multi-chain systems on multicore platforms with shared caches. This framework extracts scheduling information and structural characteristics of cause-effect chains, constructing fine-grained and scalable inter-core memory access contexts at the basic block level for time-sensitive shared cache analysis. This results in more accurate WCET (TSC-WCET) estimates, which are then used to derive the end-to-end latency. Finally, we conduct experiments on dual-core and quad-core systems with various cache configurations, which show that under certain settings, the average maximum end-to-end latency of cause-effect chains is reduced by up to 34% and 26%.

연구 동기 및 목표

• 스케줄링 정보와 체인 구조를 활용하여 원인-결과 체인의 공유 캐시 분석을 개선한다.
• 기본 블록 레벨에서 확장 가능한, 미세한 간섭 맥락을 제공한다.
• 과도하게 보수적인 캐시 간섭 가정으로 인한 대기 시간 비관성을 줄인다.
• 다중 체인 시스템에 대해 더 촘촘한 엔드투엔드 대기 시간 추정을 보장하는 안전하고 통합된 프레임워크를 개발한다.

제안 방법

• 아키텍처에 의존하지 않는 스케줄링으로부터 코어별 태스크 시퀀스를 도출하는 2단계 분석 프레임워크를 구성하고, 그다음 아키텍처 의존적인 미세한 공유 캐시 간섭 분석을 수행한다.
• 기본 블록과 루프를 상대적 및 구간 기반 타이밍으로 표현하여 시스템 시작 시점에 대한 절대 실행 시간을 도출한다.
• 정제된 CHMC(캐시 히트/미스 분류)와 코어 간 맥락 및 간섭 횟수를 포함하는 ILP 모델을 이용해 태스크당 TSC-WCET를 계산한다.
• 태스크 인스턴스, 루프, 기본 블록 전반에 걸친 계층적 간섭 분석을 상호 배제 정보를 보강해 실행 불가능한 간섭을 제거한다.
• 체인을 서로 연결한 TT 체인(백-투-백) 또는 동일 주기의 TT 체인을 통해 코어당 하나의 결정적 작업 시퀀스를 보장하고 상태 공간 복잡도를 줄인다.
• 인터 코어 간섭 모델링 하에서 엔드투엔드 대기 시간이 안전하게 유지되도록 형식적 안전성 증명을 제공한다.

실험 결과

연구 질문

• RQ1 원인-결과 체인에서 얻은 스케줄링 정보를 공유 캐시 분석에 어떻게 통합하여 WCET 비관성을 줄일 수 있는가?
• RQ2 원인-결과 체인의 구조적 특성을 어떻게 활용하여 미세하고 확장 가능한 코어 간 메모리 접근 맥락을 만들 수 있는가?
• RQ3 기본 블록 수준에서 상대적 및 구간 기반 타이밍 모델이 CHMC 추정을 더 촘촘하게 하고 엔드투엔드 대기 시간 경계를 개선할 수 있는가?
• RQ4 다중 코어 공유 캐시 분석에서 안전을 해치지 않으면서 간섭 과다 추정을 줄이는 방법은 무엇인가?
• RQ5 제안된 프레임워크가 다양한 캐시 구성에서 듀얼 코어 및 쿼드 코어 환경의 엔드투엔드 대기 시간에 미치는 영향은 어떤가?

주요 결과

• 듀얼 코어 시스템에서 특정 설정 하에 평균 최대 엔드투엔드 대기 시간이 최대 34% 감소한다.
• 쿼드 코어 시스템에서 특정 설정 하에 평균 최대 엔드투엔드 대기 시간이 최대 26% 감소한다.