[논문 리뷰] Relaxed Peephole Optimization: A Novel Compiler Optimization for Quantum Circuits

Ji Liu, Luciano Bello외 1명|arXiv (Cornell University)|2020. 12. 14.

Quantum Computing Algorithms and Architecture참고 문헌 37인용 수 5

한 줄 요약

이 논문은 편집기 시점에 큐비트의 알려진 기저 상태 또는 순수 상태를 활용하여 CNOT 게이트 수를 줄이는 새로운 양자 컴파일러 최적화 기법인 Relaxed Peephole Optimization (RPO)을 제안한다. 컴파일 시점에 큐비트 상태를 정적 분석함으로써, CNOT와 같은 고비용 게이트를 등가이지만 더 단순한 연산(예: 제어 큐비트가 |1⟩ 상태일 경우 CNOT를 NOT으로 대체)으로 교체함으로써, 평균적으로 CNOT 게이트 수를 18.0% 감소시키고, 전환 시간을 7.1% 빠르게 하며, 실제 하드웨어에서 3 큐비트 양자 위상 추정의 성공률을 2.30배 향상시킨다.

ABSTRACT

In this paper, we propose a novel quantum compiler optimization, named relaxed peephole optimization (RPO) for quantum computers. RPO leverages the single-qubit state information that can be determined statically by the compiler. We define that a qubit is in a basis state when, at a given point in time, its state is either in the X-, Y-, or Z-basis. When basis qubits are used as inputs to quantum gates, there exist opportunities for strength reduction, which replaces quantum operations with equivalent but less expensive ones. Compared to the existing peephole optimization for quantum programs, the difference is that our proposed optimization does not require an identical unitary matrix, thereby named `relaxed' peephole optimization. We also extend our approach to optimize the quantum gates when some input qubits are in known pure states. Both optimizations, namely the Quantum Basis-state Optimization (QBO) and the Quantum Pure-state Optimization (QPO), are implemented in the IBM's Qiskit transpiler. Our experimental results show that our proposed optimization pass is fast and effective. The circuits optimized with our compiler optimizations obtain up to 18.0% (11.7% on average) fewer CNOT gates and up to 8.2% (7.1% on average) lower transpilation time than that of the most aggressive optimization level in the Qiskit compiler. When running on real quantum computers, the success rates of 3-qubit quantum phase estimation algorithm improve by 2.30X due to the reduced gate counts.

연구 동기 및 목표

• 높은 게이트 수와 노이즈로 인해 발생하는 근접 기간 양자 컴퓨터의 성능 저하 문제를 해결하기 위해, 특히 고비용 CNOT 게이트로 인한 영향을 줄이기 위해.
• 동일한 유니터리 행렬이 필요하지 않은, 큐비트 상태의 정적 지식을 활용하여 게이트 수를 줄이는 컴파일러 최적화 기법을 개발하기 위해.
• 기존의 페필로우 기법보다 더 적극적인 최적화를 가능하게 하여, 실제 양자 하드웨어에서의 전환 효율성과 회로 정밀도를 향상시키기 위해.
• 기존의 양자 컴파일러(Qiskit 등)와 호환되는 실용적이고 빠르며 효과적인 최적화 단계를 제공하기 위해.

제안 방법

• 이 방법은 두 가지 최적화 단계인 양자 기저 상태 최적화(QBO)와 양자 순수 상태 최적화(QPO)를 도입하여, 컴파일 시점에 큐비트 상태를 분석하여 기저 상태(|0⟩, |1⟩, |+⟩, |−⟩, |L⟩, |R⟩) 또는 순수 상태를 식별한다.
• RPO는 입력 큐비트가 알려진 기저 상태 또는 순수 상태에 있을 경우 게이트 교체를 허용하며, 전체 유니터리 행렬이 변경되더라도 허용하므로 '완화된' 페필로우 최적화라고 할 수 있다.
• 정적 양자 상태 분석 엔진은 유형 추론과 컴파일러 분석을 활용하여 회로 전반에 걸쳐 큐비트 상태를 파악하고 상태 지식을 전파한다.
• 이 방법은 상태 추론을 안내하고 양자 연산 간 최적화 기회를 유지하기 위해 프로그래머 애너테이션을 지원한다.
• 최적화는 IBM Qiskit 전환기의 패스로 구현되어 레이아웃 매핑 및 최적화 이전의 컴iles러 파이프라인에 통합된다.
• 이 방법은 그로버 알고리즘과 양자 위상 추정(QPE)을 포함한 벤치마크에서 평가되었으며, CNOT 수, 회로 깊이, 전환 시간, 실제 장치 성공률을 측정하였다.

실험 결과

연구 질문

• RQ1 컴파일 시점에 큐비트 상태를 사전에 알고 있음을 활용하여, 양자 컴파일러 최적화가 CNOT 게이트 수를 줄일 수 있는가?
• RQ2 기존 최적화 수준과 비교했을 때, 완화된 페필로우 최적화는 게이트 수와 전환 시간을 얼마나 효과적으로 줄이는가?
• RQ3 CNOT 게이트 수를 줄임으로써 실제 양자 하드웨어 실행에서 성공률이 얼마나 향상되는가?
• RQ4 백엔드 연결성은 최적화의 게이트 수 및 성능에 미치는 영향을 어떻게 결정하는가?

주요 결과

• 제안된 RPO 최적화 기법은 Qiskit에서 가장 공격적인 최적화 수준과 비교해 CNOT 게이트 수를 최대 18.0% 감소시켰으며, 평균 11.7% 감소하였다.
• RPO를 사용할 경우 전환 시간은 최대 8.2% 감소했으며, 평균 7.1% 감소하여 Qiskit의 최고 최적화 수준보다 빠르게 작동하였다.
• 실제 양자 하드웨어에서 3 큐비트 양자 위상 추정 알고리즘은 감소된 게이트 수 덕분에 평균 성공률이 2.30배 향상되었다.
• 접속성이 열악한 장치에서 최적화가 가장 효과적이었으며, 연결도가 가장 열악한 ibmq_rochester에서는 CNOT 게이트의 20.6%를 감소시켰다.
• 프로그래머 애너테이션의 사용은 반복적인 양자 회로에서 최적화 기회를 복구할 수 있게 하여, 다중 반복 케이스에서 CNOT 감소율을 약 30%에서 약 7.4%로 향상시켰다.
• 이 방법은 다양한 양자 백엔드에서 효과적이었으며, CNOT 감소율은 15.2%에서 20.6% 사이, 전환 시간 감소율은 4.6%에서 5.5% 사이로 나타났다.