[논문 리뷰] Scale-Out Processors & Energy Efficiency.

Pouya Esmaili-Dokht, Mohammad Bakhshalipour외 3명|arXiv (Cornell University)|2018. 08. 14.

Parallel Computing and Optimization Techniques참고 문헌 18인용 수 8

한 줄 요약

이 논문은 성능 당 전력 소비(P3)를 최적화 기준으로 삼아 데이터 센터 워크로드를 위한 확장형 프로세서를 재평가한다. 성능 당 면적(PD)을 최적화하는 것과는 달리, 최적의 풀 구성이 에너지 효율성도 동시에 극대화함을 입증한다. 연구는 다양한 기술 노드와 구성 요소의 전력 소비 변화 상황에서도 16코어, 4-MB LLC 풀이 최적임을 확인하며, 확장형 프로세서 설계에서 에너지 효율성과 성능 밀도가 일치함을 증명한다.

ABSTRACT

Scale-out workloads like media streaming or Web search serve millions of users and operate on a massive amount of data, and hence, require enormous computational power. As the number of users is increasing and the size of data is expanding, even more computational power is necessary for powering up such workloads. Data centers with thousands of servers are providing the computational power necessary for executing scale-out workloads. As operating data centers requires enormous capital outlay, it is important to optimize them to execute scale-out workloads efficiently. Server processors contribute significantly to the data center capital outlay, and hence, are a prime candidate for optimizations. While data centers are constrained with power, and power consumption is one of the major components contributing to the total cost of ownership (TCO), a recently-introduced scale-out design methodology optimizes server processors for data centers using performance per unit area. In this work, we use a more relevant performance-per-power metric as the optimization criterion for optimizing server processors and reevaluate the scale-out design methodology. Interestingly, we show that a scale-out processor that delivers the maximum performance per unit area, also delivers the highest performance per unit power.

연구 동기 및 목표

• 성능 당 면적(PD) 대신 성능 당 전력 소비(P3)를 주요 최적화 기준으로 삼아 확장형 프로세서 설계를 재평가한다.
• 성능 밀도(PD)에 최적인 풀 구성이 확장형 워크로드에서 에너지 효율성(P3)을 극대화하는가를 확인한다.
• 코어, 캐시, DRAM 전력 소비의 변화가 최적의 풀 구성에 미치는 영향을 분석한다.
• 데이터 센터 환경에서 DRAM 에너지 소비가 프로세서 설계 결정에 미치는 영향을 평가한다.

제안 방법

• 연구는 14nm 기술에서 95W 전력 예산과 280mm² 면적 제약 조건을 가진 프로세서 조직을 평가하기 위해 사이클 정확도 시뮬레이션, 분석 모델, 기술 보고서를 사용한다.
• 주요 지표로 성능 당 전력 소비(P3)를 설정하여 기존, 타일형, 확장형 프로세서 아키텍처를 비교한다.
• 최적의 풀 구성은 코어, LLC, DRAM의 구성 요소 전력 값을 기준값의 0.1×에서 10×까지 범위를 조정하여 스윕함으로써 내구성을 평가한다.
• 다양한 조건에서 안정성을 확인하기 위해 16코어, 4-MB LLC 풀을 여러 구성에서 평가한다.
• 최대 6개의 단일 채널 DDR4 메모리 컨트롤러를 포함한 순서 없는(OoO) 및 순서 있는(OoO) 코어 설계를 모두 분석한다.
• 결과는 여러 기술 노드와 DRAM 파rameter에서 검증되어 연구 결과의 일반성과 타당성을 입증한다.

실험 결과

연구 질문

• RQ1 성능 당 면적(PD)을 최적화한 프로세서가 확장형 워크로드에서 성능 당 전력 소비(P3)를 최적화하는가?
• RQ2 코어 동적 및 정적 전력, LLC 전력, DRAM 액세스 에너지의 변화가 최적의 풀 구성에 미치는 영향은 무엇인가?
• RQ3 16코어, 4-MB LLC 풀 구성은 다양한 기술 노드와 시스템 파라미터에서 내구성이 있는가?
• RQ4 최적화 모델에 DRAM 에너지를 포함할 경우 최적의 풀 크기와 캐시 크기 선택에 어떤 영향을 미치는가?
• RQ5 최적의 풀 구성이 변화하는 조건는 무엇이며, 구성 수준의 전력 변화에 얼마나 민감한가?

주요 결과

• 16코어, 4-MB LLC 풀 구성은 성능 당 전력 소비(P3)와 성능 당 면적(PD) 모두에서 최적임을 유지하며, 확장형 프로세서 설계에서 에너지 효율성과 성능 밀도가 일치함을 시사한다.
• 코어 동적 전력이 10배 증가하더라도 최적의 풀 구성은 변화하지 않으며, 코어 전력 변화에 대해 매우 높은 내구성을 보인다.
• 최적의 풀 구성은 코어 정적 전력이 8배 이상 증가하거나, LLC 전력이 4.7배 이상 증가할 경우에만 변화하며, 이는 극단적인 전력 변화가 설계 선택에 영향을 주는 경우에 국한됨을 시사한다.
• DRAM 액세스 에너지는 상당한 영향을 미친다: DRAM 액세스 전력이 10배 증가하면 메모리 액세스 빈도를 줄이기 위해 더 큰 LLC로의 구성 전환이 유리해진다.
• 최적의 풀 구성은 광범위한 기술 노드와 DRAM 파라미터에서 안정성을 유지하며, 16코어, 4-MB LLC 설계의 넓은 적용 가능성을 시사한다.
• 최적화 모델에 DRAM 에너지를 포함함으로써, 메모리 액세스 효율성이 확장형 워크로드의 최적 프로세서 조직 결정에 핵심 요소임을 확인한다.