[논문 리뷰] Scaled Quantum Circuits Emulated with Room Temperature p-Bits

Kerem Y. Çamsarı, Shuvro Chowdhury외 1명|arXiv (Cornell University)|2018. 10. 16.

Quantum Computing Algorithms and Architecture인용 수 7

한 줄 요약

이 논문은 슈츠토닉 양자 다체계의 시뮬레이션을 가속화하기 위해 스우지-트로터 분해를 통해 양자 몬테카를로(QMC) 알고리즘을 모방하는 실온에서 작동하는 고전적 p-bit 기반 보조처리기를 제안한다. MTJ 기반 p-bit와 SPICE 시뮬레이션을 사용하여 기존 기술로도 CPU 대비 수개의 주기 수준의 속도 향상을 달성하면서 정확한 양자 상관관계를 재현한다.

ABSTRACT

The growing field of quantum computing is based on the concept of a q-bit which is a delicate superposition of 0 and 1, requiring cryogenic temperatures for its physical realization along with challenging coherent coupling techniques for entangling them. By contrast, a probabilistic bit or a p-bit is a robust classical entity that fluctuates between 0 and 1, and can be implemented at room temperature using present-day technology. Here, we show that a probabilistic coprocessor built out of room temperature p-bits can be used to accelerate simulations of a special class of quantum many-body systems that are sign-problem$-$free or stoquastic, leveraging the well-known Suzuki-Trotter decomposition that maps a $d$-dimensional quantum many body Hamiltonian to a $d$+1-dimensional classical Hamiltonian. This mapping allows an efficient emulation of a quantum system by classical computers and is commonly used in software to perform Quantum Monte Carlo (QMC) algorithms. By contrast, we show that a compact, embedded MTJ-based coprocessor can serve as a highly efficient hardware-accelerator for such QMC algorithms providing several orders of magnitude improvement in speed compared to optimized CPU implementations. Using realistic device-level SPICE simulations we demonstrate that the correct quantum correlations can be obtained using a classical p-circuit built with existing technology and operating at room temperature. The proposed coprocessor can serve as a tool to study stoquastic quantum many-body systems, overcoming challenges associated with physical quantum annealers.

연구 동기 및 목표

• 냉각된 양자 하드웨어의 한계를 극복하기 위해 고전적 실온 p-bit를 사용해 슈츠토닉 양자 시스템을 효율적으로 시뮬레이션하는 것.
• 양자 몬테카를로(QMC) 시뮬레이션의 계산 블로킹 문제를 해결하기 위해 하드웨어 가속 보조처리기를 설계하는 것.
• 기존 기술을 사용해 기계적 p-bit 회로가 사인 문제 없는 시스템에서 양자 상관관계를 모방할 수 있음을 입증하는 것.
• 물리적 양자 안일러를 대체할 수 있는 확장 가능하고 견고한 대안을 제공하기 위한 것.

제안 방법

• d차원 양자 해밀토니안을 (d+1)차원의 고전적 이징 유사 해밀토니안으로 매핑하기 위해 스우지-트로터 분해를 활용하는 것.
• 실온에서 작동하고 0과 1 사이에서 확률적으로 진동하는 자기터널접합(MTJ)을 사용해 고전적 p-bit 보조처리기를 설계하는 것.
• p-bit 회로를 QMC 알고리즘의 하드웨어 가속기로 구현하여 CPU에서의 난수 샘플링을 결정적이고 병렬적인 p-bit 동역학으로 대체하는 것.
• 장치 수준의 SPICE 시뮬레이션을 통해 p-회로가 슈츠토닉 시스템에서 정확한 양자 상관관계를 재현하는지 검증하는 것.
• p-bit 네트워크에서 확률적 스핀 거품 유사 동역학을 사용해 QMC의 열화 및 샘플링을 시뮬레이션하는 것.
• 일반 목적 CPU로부터 샘플링 작업을 이행하기 위해 p-bit 보조처리기를 임베디드 가속기로 통합하는 것.

실험 결과

연구 질문

• RQ1 고전적 실온 p-bit 회로가 슈츠토닉 양자 다체계의 동역학을 높은 정밀도로 모의할 수 있는가?
• RQ2 p-bit 기반 보조처리기의 성능은 최적화된 CPU 기반 QMC 구현 대비 속도와 정확성 측면에서 어떻게 비교되는가?
• RQ3 SPICE 시뮬레이션된 p-bit 장치가 QMC 시뮬레이션에서 정확한 양자 상관관계를 얼마나 잘 재현할 수 있는가?
• RQ4 p-bit 보조처리기는 슈츠토닉 시스템을 시뮬레이션할 때 물리적 양자 안일러의 한계를 극복할 수 있는가?
• RQ5 이러한 고전적 p-bit 아키텍처는 대규모 양자 시뮬레이션에 대해 확장 가능하고 견고한가?

주요 결과

• 모의 워크로드에서 p-bit 보조처리기는 최적화된 CPU 기반 QMC 구현 대비 수개의 주기 수준의 속도 향상을 달성한다.
• SPICE 시뮬레이션은 p-회로가 오직 실온에서 작동하는 기존 장치 기술만을 사용해도 슈츠토닉 시스템에서 정확한 양자 상관관계를 올바르게 재현함을 확인한다.
• 스우지-트로터 분해를 통해 양자역학에서 고전적 통계역학으로의 효율적 매핑이 가능해져 고전적 하드웨어로의 모의가 실현 가능해진다.
• MTJ 기반 p-bit의 사용은 냉각이 필요 없이도 견고하고 확장 가능하며 에너지 효율적인 실온 작동을 가능하게 한다.
• 이 시스템은 고전적 확률적 회로가 양자 시뮬레이션 작업을 위한 효과적인 하드웨어 가속기로 기능할 수 있음을 보여준다.
• 이 접근법은 사인 문제 없는 양자 시스템을 연구하기 위해 물리적 양자 안일러의 실질적인 대안을 제공한다.