[논문 리뷰] Scaling advantage of nonrelaxational dynamics for high-performance combinatorial optimization

Timothée Leleu, Farad Khoyratee외 4명|arXiv (Cornell University)|2020. 09. 09.

Quantum Computing Algorithms and Architecture참고 문헌 5인용 수 6

한 줄 요약

이 논문은 이징 기계에서 비이완성 역학인 혼돈 진폭 제어(CAC)를 제안하며, 상세 균형을 깨고 양의 엔트로피 생성을 가능하게 하여 저에너지 상태로의 수렴 속도를 높인다. 현장 프로그래머블 게이트 어레이(FPGA)에 구현된 CAC는 시뮬레이티드 어닐링과 같은 이완성 방법에 비해 문제 크기에 비례한 솔루션 도달 시간의 스케일링이 훨씬 빠르며, 스핀 거품 벤치마크에서 뛰어난 성능과 에너지 효율성을 입증한다.

ABSTRACT

The development of physical simulators, called Ising machines, that sample from low energy states of the Ising Hamiltonian has the potential to drastically transform our ability to understand and control complex systems. However, most of the physical implementations of such machines have been based on a similar concept that is closely related to relaxational dynamics such as in simulated, mean-field, chaotic, and quantum annealing. We show that nonrelaxational dynamics that is associated with broken detailed balance and positive entropy production rate can accelerate the sampling of low energy states compared to that of conventional methods. By implementing such dynamics on field programmable gate array, we show that the nonrelaxational dynamics that we propose, called chaotic amplitude control, exhibits a scaling with problem size of the time to finding optimal solutions and its variance that is significantly smaller than that of relaxational schemes recently implemented on Ising machines.

연구 동기 및 목표

• NP-하드 최적화 문제에 대한 이징 기계에서의 이완성 역학의 느린 수렴 속도와 낮은 확장성 문제를 해결하기 위해.
• 비이완성 역학, 특히 혼돈 진폭 제어(CAC)가 스핀 거품의 기저 상태를 찾는 데 기존 어닐링 기반 방법보다 뛰어나게 작용할 수 있는지 조사하기 위해.
• CAC를 FPGA 하드웨어에 구현하여 대규모에서의 성능과 에너지 효율성을 평가하기 위해.
• 증가하는 문제 크기 범위에서 CAC와 이완성 방식 간의 솔루션 도달 시간의 스케일링 행동을 정량화하기 위해.

제안 방법

• 논문은 비이완성 동역학계인 혼돈 진폭 제어(CAC)를 도입하며, 오차 보정 항을 통해 진폭 비균일성을 제어함으로써 시스템의 차원을 효과적으로 두 배로 증가시킨다.
• CAC는 비선형 항과 오차 보정 성분을 포함한 미분방정식 시스템으로 모델링되며, 정규화된 시간 단위로 올리고 에uler 적분을 통해 동역학을 갱신한다.
• 이 방법은 상세 균형을 깨고 양의 엔트로피 생성률을 유지함으로써, 날카로운 에너지 표면에서 국소 최소값과 안장점에서의 탈출을 더 빠르게 가능하게 한다.
• 하드웨어 효율성과 실시간 성능을 확보하기 위해 고정소수점 산술을 사용하여 현장 프로그래머블 게이트 어레이(FPGA)에 알고리즘을 구현한다.
• 결합 강도, 목표 진폭, 이득, 온도 스케줄링 등의 매개변수는 셰링턴-키르크패커(SK)와 GSET 스핀 거품 문제에 대해 최적화된다.
• 성능 평가에는 솔루션 도달 시간 분포가 사용되며, 다수의 문제 인스턴스에서 중앙값 및 꼬리 성능를 평가하기 위해 50번째, 80번째, 90번째 백분위수가 보고된다.

실험 결과

연구 질문

• RQ1 비이완성 역학, 예를 들어 CAC가 조합 최적화 문제에서 솔루션 도달 시간 스케일링 측면에서 이완성 역학을 능가할 수 있는가?
• RQ2 혼돈 진폭 제어는 스핀 거품 에너지 표면에서 국소 최소값과 안장점에서의 탈출을 더 빠르게 가능하게 하는가?
• RQ3 FPGA 하드웨어에서 CAC의 솔루션 도달 시간 스케일링 행동은 시뮬레이티드 어닐링과 같은 이완성 알고리즘과 비교해 어떻게 되는가?
• RQ4 에너지 효율성과 하드웨어 구현 방식은 비이완성 이징 기계의 성능에 어떤 영향을 미치는가?

주요 결과

• FPGA에서 CAC의 솔루션 도달 시간 스케일링은 문제 크기에 따라 이완성 방식에 비해 지수 인자 값이 훨씬 작게 나타나, 대규모 N에서 더 빠른 수렴을 의미한다.
• N=700일 때 시간 단위를 $2^{-6}$ 에서 $2^{-5}$ 로 늘여도 솔루션 도달 시간이 감소하지 않았으며, 이는 더 큰 단위에서 수치적 불안정성이 발생하여 성능 향상이 제한됨을 시사한다.
• 5W 전력 소비 조건에서 FPGA에 구현된 CAC의 50번째 백분위수 솔루션 도달 시간은 모든 테스트 문제 크기에서 시뮬레이티드 어닐링 및 기타 이완성 방법보다 일관되게 낮았다.
• CAC의 80번째 및 90번째 백분위수 솔루션 도달 시간 분포는 더 좁은 분포를 보이며, 솔루션 시간의 일관성과 변동성 감소를 나타낸다.
• FPGA에 구현된 CAC는 SK 및 GSET 벤치마크에서 최신 기술 수준의 알고리즘보다 더 빠른 기저 상태 식별 성능을 달성했으며, 뉴로모르픽 하드웨어 설계 덕분에 에너지 효율성이 향상되었다.
• 이 방법의 성능 우월성은 깨어진 상세 균형과 지속적인 양의 엔트로피 생성 덕분이며, 이는 에너지 표면의 더 효율적인 탐색을 가능하게 한다.