[논문 리뷰] Simulation of Quantum Circuits via Stabilizer Frames

Héctor J. García, Igor L. Markov|arXiv (Cornell University)|2017. 12. 10.

Quantum Computing Algorithms and Architecture인용 수 1

한 줄 요약

이 논문은 안정자 프레임(stabilizer frames)이라는 새로운 데이터 구조를 소개한다. 이는 양자 상태를 안정자 상태의 초위상(superposition)으로 표현하여 양자 회로의 효율적 시뮬레이션을 가능하게 한다. 이 방법은 특정 양자 산술 및 고장내성 회로의 다항식 시간 시뮬레이션을 가능하게 하며, 런타임과 메모리 사용량에서 기존 최고 수준의 QuIDDPro에 비해 수개의 주기(order of magnitude) 이상 뛰어난 성능을 보이며, 병렬화를 지원하여 측정 가능한 속도 향상을 제공한다.

ABSTRACT

Generic quantum-circuit simulation appears intractable for conventional computers and may be unnecessary because useful quantum circuits exhibit significant structure that can be exploited during simulation. For example, Gottesman and Knill identified an important subclass, called stabilizer circuits, which can be simulated efficiently using group-theory techniques and insights from quantum physics. Realistic circuits enriched with quantum error-correcting codes and fault-tolerant procedures are dominated by stabilizer subcircuits and contain a relatively small number of non-Clifford components. Therefore, we develop new data structures and algorithms that facilitate parallel simulation of such circuits. Stabilizer frames offer more compact storage than previous approaches but require more sophisticated bookkeeping. Our implementation, called Quipu, simulates certain quantum arithmetic circuits (e.g., reversible ripple-carry adders) in polynomial time and space for equal superpositions of $n$-qubits. On such instances, known linear-algebraic simulation techniques, such as the (state-of-the-art) BDD-based simulator QuIDDPro, take exponential time. We simulate quantum Fourier transform and quantum fault-tolerant circuits using Quipu, and the results demonstrate that our stabilizer-based technique empirically outperforms QuIDDPro in all cases. While previous high-performance, structure-aware simulations of quantum circuits were difficult to parallelize, we demonstrate that Quipu can be parallelized with a nontrivial computational speedup.

연구 동기 및 목표

• 일반적인 양자 회로 시뮬레이션의 고전적 컴퓨터에서의 계산 불가능성 문제를 해결하기 위해.
• 실제 양자 회로의 구조적 특성—특히 안정자 하위회로와 희박한 비클리포드 성분의 빈도—을 활용하여 효율적인 시뮬레이션을 가능하게 하기 위해.
• 전역 위상 복잡성을 관리하면서도 안정자 상태의 초위상(superposition)을 압축하고 스케일러블하게 표현할 수 있는 데이터 구조를 개발하기 위해.
• 기존의 구조 인식 시뮬레이터의 한계를 넘어선 병렬 시뮬레이션을 가능하게 하여 비현실적인 속도 향상을 달성하기 위해.
• 기존의 시뮬레이터들인 QuIDDPro 및 CHP와 비교하여 양자 산술 및 고장내성 회로에서 뛰어난 성능을 입증하기 위해.

제안 방법

• 전역 위상을 명시적으로 저장하지 않고도 순수 안정자 상태의 초위상을 압축적으로 표현할 수 있도록 안정자 프레임을 새로운 데이터 구조로 제안한다.
• 각 프레임 내의 생성자 집합에 대해 행 기수행렬 형식(row-echelon form)을 사용하여 연산 최적화와 계산 비용 감소를 달성한다.
• 안정자 상태의 초위상에서의 상대 위상을 관리하는 알고리즘을 개발하여 순수 상태 안정자 시뮬레이션의 핵심 장애 요소를 극복한다.
• 클리포드 및 비클리포드 게이트를 효율적으로 처리할 수 있는 게이트 수준 시뮬레이션을 지원하는 Quipu라는 시뮬레이터에 프레임워크를 구현한다.
• 다수의 프레임을 병합하여 초위상의 크기를 줄이고 메모리 효율성을 향상시키기 위해 공융(coalescing) 기법을 도입한다.
• 포토닉 시스템 등 기술 특화 게이트 라이브러리를 지원하기 위해 토플리 게이트를 클리포드 게이트의 순서로 분해함으로써 하드웨어 의존적 회로의 시뮬레이션을 가능하게 한다.

실험 결과

연구 질문

• RQ1 전역 위상을 추적하지 않고도 안정자 상태의 초위상을 압축적이고 효율적으로 표현할 수 있는가?
• RQ2 안정자 기반 시뮬레이션을 순수 안정자 회로를 넘어서 비클리포드 게이트인 토플리 게이트를 포함한 경우에도 다항식 시간 복잡도를 유지하면서 확장할 수 있는가?
• RQ3 안정자 프레임 데이터 구조는 메모리 효율성과 병렬화를 동시에 달성할 수 있는가?
• RQ4 안정자 프레임 시뮬레이션의 성능은 양자 산술 및 고장내성 회로에서 QuIDDPro와 같은 최고 수준의 시뮬레이터와 비교해 어떻게 되는가?
• RQ5 공융 기법은 안정자 상태 초위상의 크기를 줄이고 시뮬레이션 효율성을 향상시킬 수 있는가?

주요 결과

• Quipu는 n-qubit 상태의 등확률 초위상에 대해 역전류 리ipple-carry 애드어를 다항식 시간과 공간으로 시뮬레이션할 수 있으며, QuIDDPro는 이를 위해 지수시간이 소요된다.
• 안정자 회로(예: 고장내성 벤치마크)의 경우 Quipu는 QuIDDPro보다 메모리를 절반으로 사용하며 일반적으로 수개의 주기 이상 더 빠른 성능을 보인다.
• 멀티스레드 버전의 Quipu는 네 코어 서버에서 2배의 속도 향상을 달성하여 효과적인 병렬화를 입증한다.
• 포토닉 시스템 벤치마크에서 토플리 게이트 분해를 포함한 경우, Quipu는 직접 토플리 게이트 시뮬레이션보다 약 4배 느리지만 여전히 몇 초 내로 완료되며, QPLite는 24시간 이상 소요된다.
• 공융 기법은 관측된 상태 총 수가 적을 경우 안정자 상태 초위상의 최대 크기를 크게 줄여주며, 특히 유의미한 효과를 보인다.
• 안정자 프레임 접근법은 양자 푸리에 변환 및 고장내성 회로의 시뮬레이션을 QuIDDPro에 비해 수개의 주기 이상 향상된 런타임과 메모리 사용량으로 가능하게 한다.