[논문 리뷰] Simulations of hybrid charge-sensing single-electron-transistors and CMOS circuits

Tetsufumi Tanamoto, Keiji Ono|arXiv (Cornell University)|2021. 08. 24.

Mechanical and Optical Resonators참고 문헌 25인용 수 7

한 줄 요약

이 논문은 스케일러블한 양자 읽기 기능을 위한 쌍체 단일 전자 트anz이스터(SETs)를 사용한 두 단계형 CMOS 통합 전하 감지 회로를 제안한다. 기준 SET과 대상 SET 간의 차동 출력을 CMOS 차동 증폭기 및 SRAM 락으로 증폭함으로써, 장치 변동성과 온도 변화에 영향을 받지 않는 견고한 디지털 신호 출력을 달성한다. 이는 4.2 K 및 -30 °C의 초저온 환경에서도 SET를 실용적으로 양자 컴퓨팅 아키텍처에 통합할 수 있도록 한다.

ABSTRACT

Single-electron transistors (SETs) have been extensively used as charge sensors in many areas such as quantum computations. In general, the signals of SETs are smaller than those of complementary metal-oxide semiconductor (CMOS) devices, and many amplifying circuits are required to enlarge these signals. Instead of amplifying a single small output, we theoretically consider the amplification of pairs of SETs, such that one of the SETs is used as a reference. We simulate the two-stage amplification process of SETs and CMOS devices using a conventional SPICE (Simulation Program with Integrated Circuit Emphasis) circuit simulator. Implementing the pairs of SETs into CMOS circuits makes the integration of SETs more feasible because of direct signal transfer from the SET to the CMOS circuits.

연구 동기 및 목표

• 단일 전자 트anz이스터(SETs)를 CMOS 회로에 스케일러블하게 통합하여 양자 정보 응용 분야에 활용할 수 있도록 하는 것.
• SET 신호의 작은 진폭(pA 수준) 문제를 단일 장치 증폭이 아닌 차동 증폭을 통해 해결하는 것.
• 초저온 환경(4.2 K 및 -30 °C)에서 장치 파rameter의 변동성과 온도 변화에 대비하여 견고한 동작을 보장하는 것.
• 디지털 CMOS 논리 회로와의 인터페이스에 적합한 디지털 출력(0/1)을 얻기 위해 차동 SET 신호를 락킹하는 것.

제안 방법

• 두 단계의 증폭을 적용한다: 첫 번째로 SET를 pMOS 트랜지스터에 직접 연결하여 미세한 전류를 측정 가능한 전압 스윙으로 증폭한다.
• 두 번째 단계로, 대상 SET와 기준 SET의 출력을 비교하여 디지털 신호를 생성하는 차동 증폭기(DA) 또는 SRAM 기반 락을 사용한다.
• 워드라인 nMOS 트랜지스터를 통해 기준 SET와 대상 SET를 선택함으로써 어레이 기반의 동작을 가능하게 한다.
• CMOS 장치의 BSIM4 모델을 사용한 Verilog-A 모델을 활용한 SPICE 시뮬레이션을 통해 SET의 오르소도크 이론을 구현한다.
• 온도 의존성 분석을 위해 -50 °C에서 0 °C까지의 온도 범위에서 CMOS 및 SET의 동작을 시뮬레이션하며, 저온에서의 임계 전압 이동에 특별한 주의를 기울인다.
• SET 및 CMOS 장치의 파rameter(예: 게이트 임계 전압, 저항, 커패시턴스)에 10%의 변동성을 도입하여 내구성 테스트를 수행한다.

실험 결과

연구 질문

• RQ1 쌍체 SET를 사용한 두 단계 증폭 기법이 CMOS 호환 회로에서 신호 대 잡음비를 크게 향상시키고 디지털 출력을 가능하게 하는가?
• RQ2 대상 SET와 기준 SET 간의 차동 증폭 방식이 장치 파rameter의 변동성과 온도 변화의 영향을 어떻게 완화하는가?
• RQ3 기존의 CMOS SPICE 모델(예: BSIM4)이 초저온 환경(예: -30 °C 및 4.2 K)에서 CMOS 동작을 얼마나 정확하게 시뮬레이션할 수 있는가?
• RQ4 제안된 회로 아키텍처가 양자 컴퓨팅 읽기 응용 분야에서 스케일러블한 SET 어레이를 지원할 수 있는가?
• RQ5 SET 및 CMOS 파rameter의 불일치(예: 커패시턴스, 저항, 임계 전압에 10%의 변동성)가 차동 출력과 신호 탐지에 미치는 영향은 어느 정도인가?

주요 결과

• pMOS 트랜지스터를 통한 첫 번째 증폭 단계에서 쿨롱 진동 신호가 약 25.9 µV(pA × 25.9 kΩ)에서 VD = 1.2 V 조건에서 약 10 mV로 성공적으로 증폭되었다.
• 차동 증폭기 단계는 대상 SET와 기준 SET 간의 전압 차이를 안정적인 디지털 출력(0 또는 1)으로 락킹하여 직접 디지털 인터페이스가 가능하게 했다.
• 시뮬레이션 결과, 온도가 -50 °C에서 0 °C까지 변화하더라도 출력 전압 차이(Vout2 – Vout1)가 안정적으로 유지되어 열 변화에 대한 견고함을 입증했다.
• SET 및 CMOS 트랜지스터의 파arameter에 10%의 변동성이 있더라도, 게이트 전압 조절을 통해 대상 SET와 기준 SET 상태를 신뢰성 있게 구분할 수 있었다.
• 크로스 커플드 회로 변형은 파arameter 변동성 조건에서도 안정적인 동작을 보였으며, SET 게이트 전압에 따라 명확한 출력 분리(Vout1 대 Vout2)가 이루어졌다.
• 4.2 K 및 -30 °C 조건에서 모두 기능을 유지하였으며, 후자는 표준 SPICE 모델과 호환되어 실용적인 시뮬레이션 및 설계를 가능하게 했다.