[논문 리뷰] Sophie, an FDTD code on the way to multicore, getting rid of the memory bandwidth bottleneck better using cache

Olivier Cessenat|arXiv (Cornell University)|2013. 01. 19.

Electromagnetic Simulation and Numerical Methods참고 문헌 2인용 수 5

한 줄 요약

이 논문은 다중코어 프로세서에서 메모리 대역폭 병목 현상을 크게 줄이기 위해 캐시 재사용을 통한 캐시 인식 소프트웨어 아키텍처를 제안한다. 계산 루프를 재구성하여 시간적 및 공간적 국소성을 극대화함으로써, 저작권자인 Sophie FDTD 코드에서 대규모 3차원 시뮬레이션에서 2.3배의 성능 향상을 달성하여 실제 HPC 워크로드에서 이 방법의 효과성을 입증한다.

ABSTRACT

FDTD codes, such as Sophie developed at CEA/DAM, no longer take advantage of the processor's increased computing power, especially recently with the raising multicore technology. This is rooted in the fact that low order numerical schemes need an important memory bandwidth to bring and store the computed fields. The aim of this article is to present a programming method at the software's architecture level that improves the memory access pattern in order to reuse data in cache instead of constantly accessing RAM memory. We will exhibit a more than two computing time improvement in practical applications. The target audience of this article is made of computing scientists and of electrical engineers that develop simulation codes with no specific knowledge in computer science or electronics.

연구 동기 및 목표

• CPU 계산 성능 향상에도 불구하고 성능 향상이 제한되는 FDTD 시뮬레이션에서 증가하는 메모리 대역폭 병목 현상을 해결한다.
• 특히 현대 다중코어 아키텍처에서 높은 바이트당 연산 비율을 요구하는 저차수 해법(FDTD)의 비효율성을 극복한다.
• 하드웨어 전문 지식이 필요 없는 소프트웨어 수준 최적화 전략을 개발하여 응용 프로그램의 고수준 설계에 캐시 재사용을 통합한다.
• 알고리즘 재구성에 의한 캐시 효율성 향상이 실제 과학 계산 코드에서 상당한 성능 향상을 이끌 수 있음을 입증한다.
• 구조적 직교 메esh에서 다른 저차수 해법에 적용 가능한 일반화 가능한 접근법을 제공한다.

제안 방법

• 처리기의 캐시 계층 내에서 필드 데이터의 반복적 재사용을 가능하게 하기 위해 FDTD 계산 루프를 다수의 시간 스텝으로 묶어 재구성한다.
• 공간적 및 시간적 국소성을 향상시켜 메모리 재활용을 최소화하는 메모리 액세스 패턴을 재구성한다.
• 계산 부하를 균형 있게 분배하면서도 캐시 우량 데이터 액세스 패턴을 유지하는 도메인 분할 전략을 구현한다.
• 캐시 재사용과 통신 오버헤드 간의 성능 트레이드오���드를 평가하기 위해 가변 분할을 사용한 다중 도메인 접근법을 적용한다.
• CEA에서 사용하는 생산용 FDTD 코드(Sophie)에 이 기법을 적용하여 단일 정밀도 및 이중 정밀도 계산을 모두 대상으로 한다.
• 캐시 활용도를 최적화하기 위해 다양한 문제 분할(P2, P4, P5 등)을 평가하여 최적의 구성 요건을 도출한다.

실험 결과

연구 질문

• RQ1 현대 다중코어 프로세서에서 실행되는 FDTD 코드에서 고수준 소프트웨어 아키텍처 변경이 캐시 재사용에 상당한 영향을 미칠 수 있는가?
• RQ2 캐시 인식 루프 재구성이 대규모 3차원 FDTD 시뮬레이션에서 메모리 대역폭 압력을 얼마나 줄이는가?
• RQ3 다양한 도메인 분할 전략과 문제 크기에서 캐시 재사용으로 인한 성능 향상은 어떻게 비교되는가?
• RQ4 이 최적화 기법은 하드웨어나 컴파일러 전문 지식 없이도 생산 수준 과학 계산 코드에 효과적으로 적용될 수 있는가?
• RQ5 계산 커널에서 다수의 시간 스텝을 결합할 경우 데이터 국소성은 성능에 어떤 영향을 미치는가?

주요 결과

• 모든 서브도메인이 최적화의 이점을 얻는 큐브 케이스에서 캐시 재사용 기법은 Sophie FDTD 코드에서 2.3배의 속도 향상을 달성했다.
• PEC 경계가 있는 경우(예: 구체) 성능 향상이 감소했으며, 이는 경계 셀에서 캐시 재사용이 제한되어 있음을 확인하여, 이 방법이 내부 볼륨 계산에 의존함을 입증한다.
• 단일 정밀도 계산에서는 약 2배의 향상이 있었으며, 이는 메모리 대역폭 압력이 낮아져 이중 정밀도에 비해 성능 향상이 다소 낮아진 결과이다.
• P4 분할(8,8,8)과 P2 분할(10,24,12)은 뛰어난 성능을 보였으며, 각각 V/T 비율 72%와 60%를 기록하여 볼륨 계산의 높은 효율성을 확인했다.
• 粗분할(P5 등)과 캐시 재사용을 방해하는 분할(P3 등)은 성능이 열악했으며, 이는 캐시 효율성이 성능에 핵심적임을 확인한다.
• 이 기법은 직교 메쉬에서 다른 저차수 해법에 일반화 가능하며, 메모리 전송이 주요 병목이 되는 GPU 이식 가능성에도 기대를 걸 수 있다.