[논문 리뷰] SpiderCat: Optimal Fault-Tolerant Cat State Preparation

Andrey Boris Khesin, Sarah Meng Li외 4명|arXiv (Cornell University)|2026. 03. 05.

Quantum Computing Algorithms and Architecture인용 수 0

한 줄 요약

이 논문은 ZX-계산과 그래프 이론을 사용하여 최소 CNOT 수와 적응 가능한 깊이 및 안실라 트레이드를 달성하기 위해 fault-tolerance 가 적용된 n-퀴비트 CAT(GHZ) 상태를 t 수준의 fault weight까지 확장 가능하고 보정 가능한 최적의 구성을 제안한다.

ABSTRACT

The ability to fault-tolerantly prepare CAT states, also known as multi-qubit GHZ states, is an important primitive for quantum error correction. It is required for Shor-style syndrome extraction, and can also be used as a subroutine for doing fault-tolerant state preparation of CSS codewords. Existing approaches to fault-tolerant CAT state preparations have been found using computationally expensive heuristics involving SAT solving, reinforcement learning, or exhaustive analysis. In this paper, we constructively find optimal circuits for CAT states in a more scalable way. In particular, we derive formal lower bounds on the number of CNOT gates required for circuits implementing $n$-qubit CAT states that do not spread errors of weight at most $t$ for $1\leq t \leq 5$. We do this by using fault-equivalent rewrites of ZX-diagrams to reduce it to a problem of characterising certain 3-regular simple graphs. We then provide families of such optimal graphs for infinitely many values of $n$ and $t\leq5$. By encoding the construction of optimal graphs as a constraint satisfaction problem we find explicit constructions for circuits that match this lower bound on CNOT count for all $n\leq50$ and $t \leq 5$ and for nearly all pairs $(n,t)$ with $n\leq 100$ and $t\leq 5$ or $n\leq 50$ and $t\leq 7$, significantly extending the regimes that were achievable by previous methods and improving the resource counts for existing constructions. We additionally show how to trade CNOT count against depth, allowing us to construct constant-depth fault-tolerant implementations using $O(n)$ ancilla and $O(n)$ CNOT gates.

연구 동기 및 목표

• fault-tolerant CAT 상태(일반화된 GHZ 상태)를 fault-tolerant 양자 에러 수정 및 증상 추출의 원시 구조로서 동기화한다.
• n-퀴비트 CAT 상태에 대해 fault-tolerance 하에서 t(대부분의 결과에서 t ≤ 5)까지 확장 가능하고 증명 가능한 최적 회로를 개발한다.
• lower bounds를 도출하고 최적 회로를 구성하기 위한 ZX-계산 및 그래프 이론 프레임워크를 도입한다.
• SAT- 및 그래프 기반 알고리즘을 제공하여 n ≤ 100, t ≤ 5 또는 특정 n에서 n ≤ 50, t ≤ 7인 상당한 범위에서 하한을 만족하는 회로를 실현한다.
• fault tolerance를 보존하면서 CNOT 수, 깊이 및 안실라 사용 사이의 조정 가능한 설계 도구를 제공한다.

제안 방법

• 회로를 Pauli 파편의 ZX-다이어그램으로 표현하여 게이트, 준비 및 측정을 모델링한다.
• ZX-다이어그램에 대해 fault-에퀴발런스 재작성(rewrites)을 적용하여 구성에 의한 fault-tolerant CAT-상태 준비를 얻는다.
• 3-정규 그래프에 매핑하고 도입된 모호한 fault에 대응하는 edge-cut 분석을 통해 CNOT 수의 하한을 도출한다.
• underlying 3-정규(표시된) 그래프와 spider-스켈터 축약을 통해 Z-그래프로의 구성을 특징지운다.
• n ≤ 50 및 t ≤ 5에 대해 하한과 일치하는 그래프를 명시적으로 구성하고, 확장 가능한 구간(n ≤ 100, t ≤ 5 또는 n ≤ 50, t ≤ 7)에 추가 트레이드-offs를 제공한다.
• O(n) 개의 안실라와 O(n) CNOT를 포함하는 상수 깊이 구현을 보여주어 깊이–폭의 트레이드를 시연한다.

실험 결과

연구 질문

• RQ1 weight-t faults(d) 하에서 fault-tolerant n-퀴비트 CAT 상태 준비에 대한 CNOT 수의 기본 하한은 무엇인가?
• RQ2 n과 t의 넓은 범위(n ≥ 50–100, t ≥ 5–7)에서 이러한 하한을 충족하는 fault-tolerant CAT-상태 회로를 구성할 수 있는가?
• RQ3 ZX-계산 fault-equivalence rewrites를 사용하여 스케일 가능하고 깊이가 효율적인 CAT-상태 회로를 디자인하는 방법은 무엇인가?
• RQ4 최적의 fault-tolerant CAT-상태 회로를 뒷받침하는 그래프-theoretic 구조(3-정규/표시된 그래프)는 무엇이며 체계적으로 어떻게 구성할 수 있는가?
• RQ5 fault-tolerant CAT-상태 준비에서 CNOT 수, 회로 깊이 및 안실라 사용 간의 트레이드-offs는 무엇이며 깊고 SAT-최적 설계와 얕은 설계 사이를 보간할 수 있는가?

주요 결과

CNOT 수	깊이	안실라스	최대 t	최대 n
O(n)	O(n)	O(n)	6	24
≤3n	O(log n)	n	9	19
O(n)	O(n)	O(n)	5	8
n log(t + 1) + n	2 log(t + 1) + 2	≤1	2n	∞

• n-퀴비트 t- fault-tolerant CAT 상태의 확장 가능한 구성은 CNOT 수 O(n), 안실라 수 O(n), 깊이 O(log t)로 달성된다.
• fault-equivalent ZX-다이어그램 재작성과 3-정규 그래프 특성화에 의해 t ≤ 5인 CAT 회로의 CNOT 수에 대한 형식적 하한이 도출된다.
• fault-tolerant CAT-상태 회로를 3-정규 표기된 그래프로 매핑하여 그래프 이론적 하한 및 최적성 증명을 가능하게 한다.
• 하한을 충족하는 그래프에 대한 명시적 구성으로 모든 n ≤ 50 및 t ≤ 5에 대해 하한과 일치하는 회로를 생성하고, n ≤ 100, t ≤ 5 또는 n ≤ 50, t ≤ 7의 다수의 (n, t) 조합에도 적용 가능하다.
• CNOT 수를 깊이와 교환하는 방법을 제시하여 O(n) 안실라 및 O(n) CNOT를 갖는 상수 깊이의 fault-tolerant 구현을 가능하게 한다.
• 다양한 리소스 체계에서 CAT-상태 준비를 포괄하는 실용적인 도구 상자(재귀형, 깊은/SAT-최적, 얕은 최적)를 제공한다.