[논문 리뷰] Studying EM Pulse Effects on Superscalar Microarchitectures at ISA Level

Julien Proy, Karine Heydemann외 3명|arXiv (Cornell University)|2019. 03. 06.

Cryptographic Implementations and Security참고 문헌 26인용 수 6

한 줄 요약

이 논문은 초순차적 순서 외부에서 동작하는 슈퍼스칼라 오브더오더 마이크로아키텍처(예: ARM Cortex-A9)에서 전자기 펄스(EM)에 의해 유도되는 고장 효과를 지시어셋아키텍처(ISA) 수준에서 블랙박스 방법론으로 특성화한다. 기존의 지시어 스킵 및 레지스터 손상 외에 신규로 발견된 고장 모델—연산자 대체, 다중 상관 레지스터 손상, 고급 제어 흐름 유도 기술—을 규명하며, 이러한 복잡한 고장 효과가 표준 소프트웨어 대응 조치를 우회할 수 있음을 입증한다. 특히 마법의 가장자리 고장과 결합될 경우 더욱 두드러진다.

ABSTRACT

In the area of physical attacks, system-on-chip (SoC) designs have not received the same level of attention as simpler micro-controllers. We try to model the behavior of secure software running on a superscalar out-of-order microprocessor typical of more complex SoC, in the presence of electromagnetic (EM) pulses. We first show that it is possible, in a black box approach, to corrupt the loop iteration count of both original and hardened versions of two sensitive loops. We propose a characterization methodology based on very simple codes, to understand and classify the fault effects at the level of the instruction set architecture (ISA). The resulting classification includes the well established instruction skip and register corruption models, as well as new effects specific to more complex processors, such as operand substitution, multiple correlated register corruptions, advanced control-flow hijacking, and combinations of all reported effects. This diversity and complexity of effects can lead to powerful attacks. The proposed methodology and fault classification at ISA level is a first step towards a more complete characterization. It is also a tool supporting the designers of software and hardware countermeasures.

연구 동기 및 목표

• 복잡한 슈퍼스칼라 오브더오더 마이크로아키텍처에서 실행되는 보안 소프트웨어의 전자기(EM) 고장 주입에 대한 취약성을 조사하기 위해.
• 최소한의 타겟팅된 테스트 코드를 사용하여 ISA 수준에서 고장 효과를 체계적으로 분류하는 데스크탑 기반의 블랙박스 방법론을 개발하기 위해.
• 기존 소프트웨어 대응 조치를 우회하는 고급 마이크로아키텍처 특화 신규 고장 모델을 식별하고 특성화하기 위해.
• 기존 소프트웨어 대응 조치(예: 루프 복제 및 체크섬)가 이러한 복잡한 고장 패tern에 대해 얼마나 효과적인지 평가하기 위해.
• 현재 보호 기법의 한계를 드러내어 더 견고한 하드웨어-소프트웨어 하이브리드 대응 조치 설계를 이끌어내기 위해.

제안 방법

• ARM Cortex-A9 프로세서에 상용 EM 장비를 사용한 블랙박스 고장 주입 방법을 통해 일반 및 강화된 소프트웨어 루프의 반복 수를 손상시켰다.
• 단순한 코드 조각(예: 단일 지시어, 소규모 루프)에서 시작하여 ISA 수준에서 고장 효과를 고립하고 분류하는 단계적 접근 방법을 사용했다.
• 다양한 칩 위치와 다양한 EM 펄스 파rameter를 대상으로 체계적인 고장 주입 캠프에 참여하여 고장 행동을 관찰하고 기록했다.
• 관찰 가능한 효과 기반 고장 분류: 지시어 스킵, 레지스터 손상, 연산자 대체, 제어 흐름 유도, 복합 효과.
• 강화된 루프 변형(예: 루프 복제 + 체크섬)의 분석을 통해 복잡한 고장 조건에서의 탐지 능력과 실패 양상 평가.
• 확률적 고장 모델링을 활용하여 주입 결과를 해석하고, 탐지되지 않은 유해한 고장 패턴(특히 마법의 가장자리 효과 포함)을 식별했다.

실험 결과

연구 질문

• RQ1 슈퍼스칼라 오브더오더 마이크로아키텍처에서 EM 펄스가 ISA 수준에서 유도할 수 있는 고장 효과의 유형은 무엇인가?
• RQ2 기존의 지침 스킵 또는 단일 레지스터 손상과 비교해 복잡한 고장 모델(예: 연산자 대체, 상관 레지스터 손상)은 어떻게 다를까?
• RQ3 최신 소프트웨어 대응 조치(예: 체크섬이 포함된 루프 복제)가 복합적 복합 고장 효과를 얼마나 잘 탐지하지 못하는가?
• RQ4 마법의 가장자리 효과가 소프트웨어 기반 고장 탐지 메커니즘을 우회하는 데 어떤 역할을 하는가?
• RQ5 다중 동시 손상 또는 제어 흐름 조작을 포함하는 복합 고장 효과는 신뢰성 있게 특성화되고 악용될 수 있는가?

주요 결과

• 상용 EM 장비만으로도 복잡한 SoC에서 일반 및 강화된 감수성 루프에 고장을 유도하는 데 성공하여 실질적인 악용 가능성 확인.
• 관찰된 고장 중 15%는 설명되지 않아, 향후 연구가 필요한 알려지지 않은 또는 매우 복잡한 고장 메커니즘이 존재함을 시사.
• 복합 고장과 마법의 가장자리 효과가 탐지되지 않은 유해 고장을 주로 유발하였으며, 복합 고장 중 48%는 루프 중심 대응 조치에 의해 탐지되었고, 나머지 52%는 탐지 회피.
• 표준 탐지 메커니즘을 우회하는 가장 흔한 해로운 단일 고장은 이중 레지스터 손상으로 인한 연산자 대체였음.
• 다중 대응 조치(예: 루프 복제 + 체크섬)를 중첩하면 코드 크기가 11배 증가했지만, 여전히 마법의 가장자리 고장 및 복합 고장을 완전히 보호하지 못함.
• 결과적으로 복제 기반의 순수 소프트웨어 대응 조치는 복잡한 마이크로아키텍처에서 퍼진 상관 및 복합 고장 모델에 대해 근본적으로 부적합함을 드러냄.