[논문 리뷰] Sums of products of polynomials in few variables : lower bounds and polynomial identity testing

Mrinal Kumar, Shubhangi Saraf|arXiv (Cornell University)|2015. 04. 23.

Complexity and Algorithms in Graphs참고 문헌 14인용 수 5

한 줄 요약

이 논문은 특성 0인 체 위에서 소수 변수의 다항식 곱의 합에 대해 지수적 하한을 확립하며, 다항식 당 변수 수가 총 변수 수에 대해 선형 이하일 경우 특정 다항식 가족의 표현을 위해 초다항식 크기가 필요하다는 것을 보여준다. 또한 이 모델에 대해 처음으로 비트리비얼 결정적 블랙박스 다항식 항등식 테스팅(PIT) 알고리즘을 개발하여, 개별 차수와 팬인 수가 유한할 조건 하에 하한 시간 및 준다항시간을 달성한다. 이는 경직성-난이도 교환 원리를 활용한 것이다.

ABSTRACT

We study the complexity of representing polynomials as a sum of products of polynomials in few variables. More precisely, we study representations of the form $$P = \sum_{i = 1}^T \prod_{j = 1}^d Q_{ij}$$ such that each $Q_{ij}$ is an arbitrary polynomial that depends on at most $s$ variables. We prove the following results. 1. Over fields of characteristic zero, for every constant $μ$ such that $0 \leq μ< 1$, we give an explicit family of polynomials $\{P_{N}\}$, where $P_{N}$ is of degree $n$ in $N = n^{O(1)}$ variables, such that any representation of the above type for $P_{N}$ with $s = N^μ$ requires $Td \geq n^{Ω(\sqrt{n})}$. This strengthens a recent result of Kayal and Saha [KS14a] which showed similar lower bounds for the model of sums of products of linear forms in few variables. It is known that any asymptotic improvement in the exponent of the lower bounds (even for $s = \sqrt{n}$) would separate VP and VNP[KS14a]. 2. We obtain a deterministic subexponential time blackbox polynomial identity testing (PIT) algorithm for circuits computed by the above model when $T$ and the individual degree of each variable in $P$ are at most $\log^{O(1)} N$ and $s \leq N^μ$ for any constant $μ< 1/2$. We get quasipolynomial running time when $s < \log^{O(1)} N$. The PIT algorithm is obtained by combining our lower bounds with the hardness-randomness tradeoffs developed in [DSY09, KI04]. To the best of our knowledge, this is the first nontrivial PIT algorithm for this model (even for the case $s=2$), and the first nontrivial PIT algorithm obtained from lower bounds for small depth circuits.

연구 동기 및 목표

• 소수 변수에서 다항식의 곱의 합으로 표현되는 산술 회로에 대해 강력한 하한을 확립하는 것.
• 특히 깊이 3과 깊이 4 동차 모델을 초월한 비동차 저깊이 산술 회로에 대한 이해 격차를 메우는 것.
• 개별 차수가 유한하고 s가 선형 이하인 ΣΠ(ΣΠ)^[s] 회로 클래스에 대해 처음으로 결정적 블랙박스 항등식 테스팅 알고리즘을 개발하는 것.
• 새로운 회로 클래스에 대해 경직성-난이도 교환 원리를 적용하여 하한과 결정성의 연결을 구축하는 것.
• 이러한 하한이 VP와 VNP의 분리로 이어질 수 있는지 탐색하는 것. 이는 하한과 결정성의 알려진 연결 고리에 기반한다.

제안 방법

• 소수 변수에서 저차수 다항식의 곱의 합으로 효율적으로 표현되지 않도록 설계된 N = n^O(1) 개의 변수와 차수 n을 가진 다항식 {P_N}의 명시적 가족을 구성한다.
• 특히 이동 부분 도함수 방법을 활용한 대수기하학 및 복잡도 이론 기법을 적용하여, 이러한 표현의 크기 Td에 대해 지수적 하한을 증명한다.
• DSY09, KI04의 경직성-난이도 교환 원리를 활용하여 하한을 개별 차수와 T, d ≤ log^O(1) N 조건을 만족하는 회로에 대한 블랙박스 PIT 알고리즘으로 전환한다.
• 다항식을 동차 성분으로 재귀적으로 분해하고, 차수 제한 표현을 사용하여 동차 성분을 추출할 때 팬인 수의 과도한 증가를 통제한다.
• 하한-난이도 프레임워크를 통해 항등식 테스팅 문제를 히팅 세트 구축으로 환원하며, s ≤ log^O(1) N일 경우 히팅 세트 크기가 준다항식이 되도록 한다.
• 레미마 3.5를 적용하여 다항식의 동차 성분을 추출하면서 최상위 팬인 수의 증가를 통제함으로써 유효한 회로 표현을 구성한다.

실험 결과

연구 질문

• RQ1 소수 변수에서 다항식의 곱의 합에 대해 지수적 하한을 증명할 수 있는가? 특히 각 다항식의 변수 수가 총 변수 수에 대해 선형 이하일 경우에도 마찬가지인가?
• RQ2 이러한 하한은 이 회로 클래스에 대해 결정적 블랙박스 항등식 테스팅 알고리즘을 설계하는 데 활용될 수 있는가?
• RQ3 개별 차수가 유한하고 s가 선형 이하일 경우, ΣΠ(ΣΠ)^[s] 회로에 대해 하한 시간 또는 준다항시간 PIT를 달성할 수 있는가?
• RQ4 이러한 하한의 존재가 VP와 VNP의 분리를 암시하는가? 하한과 결정성의 알려진 연결 고리에 기반하여.
• RQ5 이러한 기법을 개별 차수가 무한하거나 더 높은 최상위 팬인 수를 가진 회로로 확장할 수 있는가? 이 경우 복잡도가 하한 시간을 초과하지 않는 한도에서.

주요 결과

• 모든 상수 μ에 대해 0 ≤ μ < 1일 때, N = n^O(1) 개의 변수와 차수 n을 가진 다항식 {P_N}의 명시적 가족이 존재하며, 각 Q_{ij}가 최대 s = N^μ 개의 변수에 의존하는 표현 ∑_{i=1}^T ∏_{j=1}^d Q_{ij}에 대해 Td ≥ n^{Ω(√n)} 가 되어야 한다.
• 논문은 ΣΠ(ΣΠ)^[s] 모델에 대해 처음으로 비트리비얼 블랙박스 PIT 알고리즘을 제시하며, T와 개별 차수가 log^O(1) N 이하이고 s ≤ N^μ (모든 μ < 1/2에 대해)일 경우 하한 시간을 달성한다.
• s < log^O(1) N일 경우, PIT 알고리즘이 준다항시간 내에 실행되며, 이는 이 모델에 대해 처음으로 이루어지는 결과이다.
• s가 N에 대해 다중로그 함수일 경우, 히팅 세트의 구성과 알고리즘의 실행 시간이 N에 대해 준다항식 함수로 상한이 제시된다.
• 하한이 충분히 강력하여, 예를 들어 s = √n일 경우 지수의 증가율을 약간이라도 개선하면 VP와 VNP의 분리를 암시할 수 있다. 이는 알려진 복잡도 이론적 연결에 기반한다.
• Forbes [For]의 결과와는 비교할 수 없으며, 이는 회로 클래스와 가정의 차이가 있기 때문이다. 두 연구 모두 이동 부분 도함수를 사용하지만, 회로 유형과 조건에서 다릅니다.