[논문 리뷰] Survey on STT-MRAM Testing: Failure Mechanisms, Fault Models, and Tests

Lizhou Wu, Mottaqiallah Taouil외 3명|arXiv (Cornell University)|2020. 01. 15.

Integrated Circuits and Semiconductor Failure Analysis참고 문헌 123인용 수 16

한 줄 요약

이 논문은 STT-MRAM 테스트 과제에 대한 종합적인 조사 보고서를 제공하며, 제조 결함, 공정 변동성, 자기 결합, STT 스위칭의 확률적 특성, 열 변동성 등 다섯 가지 핵심 고장 메커니즘을 규명하고, 이로 인한 영구적 고장과 일시적 고장을 분류한다. 기존의 테스트 알고리즘과 DfT 설계를 평가하면서, 특히 내구성 및 약한 고장 탐지에 있어 비용 효율적이고 고도로 커버리지가 높은 접근법이 부족하여 DPPB 수준의 결함률을 확보하는 데 어려움이 있음을 지적한다.

ABSTRACT

As one of the most promising emerging non-volatile memory (NVM) technologies, spin-transfer torque magnetic random access memory (STT-MRAM) has attracted significant research attention due to several features such as high density, zero standby leakage, and nearly unlimited endurance. However, a high-quality test solution is required prior to the commercialization of STT-MRAM. In this paper, we present all STT-MRAM failure mechanisms: manufacturing defects, extreme process variations, magnetic coupling, STT-switching stochasticity, and thermal fluctuation. The resultant fault models including permanent faults and transient faults are classified and discussed. Moreover, the limited test algorithms and design-for-testability (DfT) designs proposed in the literature are also covered. It is clear that test solutions for STT-MRAMs are far from well established yet, especially when considering a defective part per billion (DPPB) level requirement. We present the main challenges on the STT-MRAM testing topic at three levels: failure mechanisms, fault modeling, and test/DfT designs.

연구 동기 및 목표

• STT-MRAM 내에서 발생하는 주요 고장 메커니즘을 모두 규명하고 분류하며, MTJ 장치에 고유한 요소와 새로운 물리 현상까지 포함한다.
• 물리적 기원과 테스트 가능성에 따라 영구적 고장과 일시적 고장으로 나누어지는 고장 모델을 분류한다.
• STT-MRAM에 대한 기존의 테스트 알고리즘과 DfT 설계를 평가하며, 대량 생산 환경에서의 커버리지, 효율성, 비용을 중심으로 분석한다.
• 특히 내구성 테스트 및 약한/일시적 고장 탐지에 있어 DPPB 수준의 결함 탐지 달성에 있어 핵심 과제를 부각시킨다.
• 고장 메커니즘, 고장 모델링, 테스트/DfT 설계 수준에서 STT-MRAM의 테스트 가능성 향상을 위한 체계적인 연구 로드맵을 제시한다.

제안 방법

• 고장 메커니즘을 다섯 가지 그룹으로 분류: 제조 결함, 극단적 공정 변동성, 자기 결합, STT 스위칭의 확률적 특성, 열 변동성.
• 유래한 고장을 영구적(정적/동적) 고장과 일시적 고장으로 분류하며, 각각 테스트 전략에 다른 영향을 미친다.
• 특히 영구적 고장을 위한 March 테스트를 중심으로 기존의 테스트 알고리즘을 검토하고, 그 효과성과 한계를 평가한다.
• 약한 고장을 탐지하기 위한 DfT 설계(예: 내구성 테스트 가속 기법, 스트레스 테스트(자기/열 버닝 인))를 분석한다.
• 단순한 저항기 등가 모델을 넘어서 정확하고 물리 기반의 MTJ 결함 모델링이 고장 시뮬레이션의 정밀도를 향상시키기 위해 필요하다고 제안한다.
• 제조 테스트 중 일시적 고장을 제외함으로써 양산에서의 양산율 손실을 방지하면서도 고장 커버리지 수준을 유지하기 위한 필요성을 강조한다.

실험 결과

연구 질문

• RQ1 STT-MRAM에 고유하게 나타나는 고장 메커니즘의 완전한 집합은 무엇이며, 특히 MTJ 제조 공정과 스핀-트랜스퍼 토크 물리학에서 기인하는 요소는 무엇인가?
• RQ2 STT 스위칭의 확률적 특성과 열 변동성에 기인한 일시적 고장이 대량 생산 환경에서 테스트 신뢰성과 양산율에 어떤 영향을 미치는가?
• RQ3 기존 문헌에서 제시된 테스트 알고리즘과 DfT 설계는 영구적 고장을 얼마나 잘 커버하고 있으며, 일시적 고장으로 인한 오진 탐지의 위험은 어느 정도인가?
• RQ4 10년 이상의 데이터 내구성을 확보하기 위한 STT-MRAM에 대해 비용 효율적이고 고도로 커버리지가 높은 내구성 테스트를 구현하는 데 있어 핵심적인 기술적·경제적 장벽은 무엇인가?
• RQ5 선형 저항기 근사 모델에 의존하는 것에서 벗어나, MTJ 내 물리적 결함을 반영한 고장 모델을 어떻게 개선할 수 있는가?

주요 결과

• STT-MRAM의 고장 메커니즘은 기존의 제조 결함을 넘어서 자기 결합, STT 스위칭의 확률적 특성, 열 변동성까지 포함되며, 이는 고장 모델링에 있어 핵심 요소이다.
• 스위칭의 확률적 특성과 열 효과로 인한 일시적 고장은 표준 제조 테스트로는 탐지할 수 없으며, 양산에서의 양산율 손실을 방지하기 위해 제외되어야 한다.
• 기존의 테스트 알고리즘, 특히 March 테스트는 STT-MRAM 내의 약한 고장과 동적 고장을 고도로 커버리지하는 데 부적합하다.
• 내구성 테스트를 위한 DfT 설계는 여전히 비효율적이며, 자기 또는 열 버닝 인 테스트와 같은 현재의 방법들은 대량 생산에 비용과 시간이 너무 많이 소요된다.
• 정확한 고장 모델링을 위해서는 MTJ의 '블랙박스'를 열어 물리적 결함 거동을 통합해야 하며, 단순한 저항기 모델링을 넘어서야 한다.
• 특히 DPPB 수준에서의 표준화되고 비용 효율적인 테스트 솔루션이 부족한 점은 STT-MRAM 상용화를 가로막는 주요 장애물로 남아 있다.