[논문 리뷰] T-count and Qubit Optimized Quantum Circuit Designs of Carry Lookahead Adder

Himanshu Thapliyal, Edgard Muñoz‐Coreas외 1명|arXiv (Cornell University)|2020. 04. 04.

Quantum Computing Algorithms and Architecture참고 문헌 35인용 수 6

한 줄 요약

이 논문은 고장내성 양자 계산을 위한 Clifford+T 게이트를 사용하여, T-카운트 또는 큐비트 비용 감소를 목표로 한 두 가지 최적화된 양자 캐리 레이크업 애더러(QCLA) 설계를 제안한다. 제안된 인-플레이스 및 아웃-오브-플레이스 QCLA는 기존 연구 대비 평균적으로 각각 최대 72.11%와 54.34%의 T-카운트 절감을 달성하며, 큐비트 오버헤드가 최소화되어 NISQ 시대 하드웨어에서 더 효율적인 양자 산술 연산을 가능하게 한다.

ABSTRACT

Quantum circuits of arithmetic operations such as addition are needed to implement quantum algorithms in hardware. Quantum circuits based on Clifford+T gates are used as they can be made tolerant to noise. The tradeoff of gaining fault tolerance from using Clifford+T gates and error correcting codes is the high implementation overhead of the T gate. As a result, the T-count performance measure has become important in quantum circuit design. Due to noise, the risk for errors in a quantum circuit computation increases as the number of gate layers (or depth) in the circuit increases. As a result, low depth circuits such as quantum carry lookahead adders (QCLA)s have caught the attention of researchers. This work presents two QCLA designs each optimized with emphasis on T-count or qubit cost respectively. In-place and out-of-place versions of each design are shown. The proposed QCLAs are compared against the existing works in terms of T-count. The proposed QCLAs for out-of-place addition achieve average T gate savings of $54.34 \%$ and $37.21 \%$, respectively. The proposed QCLAs for in-place addition achieve average T gate savings of $72.11 \%$ and $35.87 \%$

연구 동기 및 목표

• 근시일 내 양자 하드웨어에서 확장성에 제약을 주는 기존 양자 캐리 레이크업 애더러(QCLA)의 높은 T-카운트 및 큐비트 오버헤드 문제를 해결한다.
• Clifford+T 게이트 집합을 통해 고장내성 유지하면서 자원 비용을 최소화하는 T-카운트 최적화 및 큐비트 최적화 QCLA 회로를 설계한다.
• 가비지 출력 및 앤시라 큐비트 사용을 줄여 양자 산술 회로의 큐비트 효율성을 향상시킨다.
• 제한된 코herence 시간을 가진 장치에서 더 긴 양자 계산을 가능하게 하기 위해 회로 깊이 및 게이트 수를 최소화한다.

제안 방법

• NOT, CNOT, Toffoli, AND 및 역계산 게이트를 사용한 인-플레이스 및 아웃-오브-플레이스 QCLA 설계를 제안하며, 근시일 내 하드웨어에 적합한 새로운 역계산 게이트를 도입한다.
• 최근의 T-게이트 효율적인 Toffoli 게이트 분해 기법을 활용하여 T-카운트를 최적화하여, T-카운트를 O(n)에서 더 낮은 상수로 감소시킨다.
• 가비지 출력 제거 기법을 적용하여 앤시라 큐비트 및 사용되지 않는 출력을 제거하여 큐비트 및 게이트 오버헤드를 최소화한다.
• 하이브리드 설계 접근법을 사용: 한 변형은 T-카운트 감소를 우선시한다(Full-T-QCLA1), 다른 변형은 수용 가능한 T-카운트를 유지하면서 큐비트 비용을 최소화한다(Full-T-QCLA2).
• 표준화된 메트릭(예: T-카운트, 큐비트 수, 게이트 사용량, 가비지 출력)을 사용해 기존 연구와의 벤치마크를 수행한다.
• 정확성과 효율성을 보장하기 위해 알려진 양자 회로 비용 모델과 [18], [23], [12]의 이전 연구 결과를 활용해 설계를 검증한다.

실험 결과

연구 질문

• RQ1 기존의 양자 캐리 레이크업 애더러(QCLA)를 재설계하여 높은 T-카운트 감소를 이룰 수 있을까? 동시에 낮은 큐비트 비용을 유지할 수 있을까?
• RQ2 Clifford+T 게이트 제약 하에서 인-플레이스 및 아웃-오브-플레이스 QCLA 설계 간의 T-카운트와 큐비트 비용은 어떻게 비교되는가?
• RQ3 최근의 T-게이트 최적화된 Toffoli 게이트 구현 방식은 QCLA 회로의 T-카운트를 얼마나 감소시킬 수 있는가?
• RQ4 최소한의 앤시라 큐비트 사용으로 가비지 없는 QCLA 설계를 만들 수 있을까? 이때 T-카운트 효율성은 손상되지 않을까?
• RQ5 T-카운트 또는 큐비트 비용을 각각 최적화할 경우, QCLA에서 달성 가능한 최대 T-카운트 감소율은 얼마인가?

주요 결과

• 제안된 아웃-오브-플레이스 QCLA(Out-FT-QCLA1)는 기존 연구 대비 평균적으로 54.34%의 T-카운트 절감을 달성하며, 큐비트 오버헤드가 최소화되었다.
• 인-플레이스 QCLA(In-FT-QCLA1)는 72.11%의 최고 수준의 T-카운트 절감을 달성하여 이전의 인-플레이스 설계를 크게 능가한다.
• 큐비트 최적화된 아웃-오브-플레이스 설계(Out-FT-QCLA2)는 T-카운트를 37.21% 감소시키면서도 낮은 큐비트 비용을 유지하여 이전의 큐비트 효율적인 설계를 능가한다.
• 인-플레이스 QCLA(In-FT-QCLA2)는 T-카운트를 35.87% 감소시키며, 큐비트 비용 증가 폭은 미미하여 자원 제약이 있는 하드웨어에 적합하다.
• 모든 제안된 설계는 가비지 없이 작동하며, 입력 및 출력 레지스터 외에 추가 앤시라 큐비트가 필요하지 않아 전체 큐비트 오버헤드가 감소한다.
• 설계는 확장 가능하며, 더 큰 양자 데이터패스 회로에 통합 가능하여, 제한된 코herence 시간을 가진 NISQ 장치에서 더 긴 계산을 가능하게 한다.