[논문 리뷰] TDC Chip and Readout Driver Developments for COMPASS and LHC-Experiments

Gregory Braun, Horst Fischer외 8명|ArXiv.org|1998. 10. 30.

Particle Detector Development and Performance인용 수 4

한 줄 요약

이 논문은 CERN의 COMPASS 실험을 위해 0.6 µm CMOS sea-of-gates 기술을 사용한 75 ps 해상도 TDC 칩의 개발을 제시한다. 이 칩는 저전력 및 고속도 능력을 갖추고 있어 고정밀 시간 측정을 가능하게 한다. 또한 광학적 S-LINK 인터페이스를 지원하고, 현지에서 사전 이벤트 구축, 트리거 모니터링, 시스템 초기화를 수행하는 FPGA 기반 읽기 드라이버 및 버퍼 모듈을 도입하여, COMPASS 및 향후 LHC 실험의 프론트엔드 시스템 간 핵심 인터페이스 및 동기화 허브로 기능한다.

ABSTRACT

A new TDC-chip is under development for the COMPASS experiment at CERN. The ASIC, which exploits the 0.6 micrometer CMOS sea-of-gate technology, will allow high resolution time measurements with digitization of 75 ps, and an unprecedented degree of flexibility accompanied by high rate capability and low power consumption. Preliminary specifications of this new TDC chip are presented. Furthermore a FPGA based readout-driver and buffer-module as an interface between the front-end of the COMPASS detector systems and an optical S-LINK is in development. The same module serves also as remote fan-out for the COMPASS trigger distribution and time synchronization system. This readout-driver monitors the trigger and data flow to and from front-ends. In addition, a specific data buffer structure and sophisticated data flow control is used to pursue local pre-event building. At start-up the module controls all necessary front-end initializations.

연구 동기 및 목표

• 고에너지 물리 실험에서 정밀한 시간 측정을 위해 75 ps 시간 해상도를 갖춘 고해상도 TDC 칩 설계.
• LHC와 같은 고광도 환경에서 사용 가능한 고속도 능력과 저전력 소비를 달성하기 위한 TDC 칩 개발.
• 프론트엔드 검출기와 광학적 S-LINK 시스템 간 인터페이스를 위한 FPGA 기반 읽기 드라이버 및 버퍼 모듈 개발.
• COMPASS 검출기 시스템에서 트리거 및 데이터 흐름의 실시간 모니터링과 현지 사전 이벤트 구축 기능 제공.
• COMPASS 트리거 분배 네트워크 전반에 걸쳐 원격 팬아웃 및 시간 동기화 지원.

제안 방법

• 고집적 및 저전력 소비를 달성하기 위해 TDC ASIC에 0.6 µm CMOS sea-of-gates 기술 활용.
• 세밀하게 조정된 시간 마킹 회로를 통해 75 ps 시간 해상도를 구현하는 TDC 아키텍처 구현.
• 사전 이벤트 구축을 위한 전용 데이터 버퍼링 및 흐름 제어 논리가 탑재된 FPGA 기반 읽기 드라이버 모듈 설계.
• 프론트엔드 시스템과 읽기 전자기기 간 고대역폭, 저지지성 데이터 전송을 위한 광학적 S-LINK 통신 통합.
• 신뢰성 있는 시스템 시작 및 운영을 보장하기 위해 FPGA 모듈 내 트리거 모니터링 및 시스템 초기화 루틴 통합.
• 비동기적 데이터 스트림을 관리하고 실시간 이벤트 재구성 지원을 위한 정교한 데이터 버퍼 구조 사용.

실험 결과

연구 질문

• RQ1 고속도 검출기 환경에서 75 ps 시간 해상도를 확보하면서도 저전력 및 고속도 능력을 유지할 수 있는 TDC 칩 설계 전략은 무엇인가?
• RQ2 고정밀 읽기 전자기기 시스템에서 효율적인 데이터 버퍼링, 사전 이벤트 구축, 트리거 모니터링을 가능하게 하는 FPGA 아키텍처는 무엇인가?
• RQ3 단일 읽기 드라이버 모듈이 광학적 S-LINK 인터페이스와 동시에 트리거 및 시간 동기화의 원격 팬아웃을 지원할 수 있는 방법은 무엇인가?
• RQ4 검출기 시스템 초기화 중에 프론트엔드의 신뢰성 있는 초기화 및 시스템 제어를 보장하기 위한 설계 전략은 무엇인가?
• RQ5 이 아키텍처를 사용할 경우 향후 LHC 실험을 위한 읽기 전자기기 시스템에서 달성할 수 있는 유연성과 확장성의 수준은 어느 정도인가?

주요 결과

• TDC 칩는 0.6 µm CMOS sea-of-gates 기술을 사용하여 75 ps 해상도를 달성하여 입자 추적에 필수적인 정밀한 시간 측정이 가능하다.
• FPGA 기반 읽기 드라이버 모듈은 광학적 S-LINK 통신을 성공적으로 지원하여 주 데이터 수집 시스템으로의 고대역폭 데이터 전송을 가능하게 한다.
• 전용 데이터 버퍼 구조를 통해 현지에서 사전 이벤트 구축이 이루어져 이벤트 재구성 효율성이 향상되고 데이터 손실이 감소한다.
• 모듈은 트리거 신호의 원격 팬아웃 및 시간 동기화를 지원하여 분산된 검출기 구성 요소 간 정밀한 조율을 보장한다.
• 시스템 초기화 및 구성은 시작 시 읽기 드라이버에서 완전히 제어되어 시스템 신뢰성이 향상되고 수동 조작이 감소한다.
• 통합된 TDC 및 읽기 드라이버 시스템은 높은 유연성, 저전력 소비, 고속도 능력을 보여주어 COMPASS 및 향후 LHC 실험에 적합하다.