[논문 리뷰] Temporal Logic Trees for Model Checking and Control Synthesis of Uncertain Discrete-time Systems

Yulong Gao, Alessandro Abate외 4명|arXiv (Cornell University)|2020. 07. 05.

Formal Methods in Verification참고 문헌 41인용 수 4

한 줄 요약

이 논문은 이산시간 불확실 시스템에서 선형 시간 논리(LTL) 사양을 만족하는 모델 체킹 및 제어 합성에 대해 시간 논리 트리(TLTs)를 도입한다. 최소 및 최대 가용성 분석을 통해 추상화 없이 TLT를 구성함으로써, 시스템 행동의 과소근사(일반 TLT)와 과대근사(존재적 TLT)를 제공하며, 유한 추상화 없이 정확하고 확장 가능한 온라인 제어 합성 가능하게 하며, 재귀적 타당성과 정확성에 대한 이론적 보장을 제공한다.

ABSTRACT

We propose algorithms for performing model checking and control synthesis for discrete-time uncertain systems under linear temporal logic (LTL) specifications. We construct temporal logic trees (TLT) from LTL formulae via reachability analysis. In contrast to automaton-based methods, the construction of the TLT is abstraction-free for infinite systems, that is, we do not construct discrete abstractions of the infinite systems. Moreover, for a given transition system and an LTL formula, we prove that there exist both a universal TLT and an existential TLT via minimal and maximal reachability analysis, respectively. We show that the universal TLT is an underapproximation for the LTL formula and the existential TLT is an overapproximation. We provide sufficient conditions and necessary conditions to verify whether a transition system satisfies an LTL formula by using the TLT approximations. As a major contribution of this work, for a controlled transition system and an LTL formula, we prove that a controlled TLT can be constructed from the LTL formula via control-dependent reachability analysis. Based on the controlled TLT, we design an online control synthesis algorithm, under which a set of feasible control inputs can be generated at each time step. We also prove that this algorithm is recursively feasible. We illustrate the proposed methods for both finite and infinite systems and highlight the generality and online scalability with two simulated examples.

연구 동기 및 목표

• 복잡한 LTL 사양 하에서 불확실하고 무한 상태인 이산시간 시스템에 대한 모델 체킹 및 제어 합성의 과제를 해결하기 위해.
• 시스템 이산화 또는 추상화 없이 최소 및 최대 가용성 분석을 활용한 추상화 없는 방법을 도입하여 유한 추상화의 필요성을 제거하기 위해.
• TLT 근사화를 사용한 LTL 만족도 검증을 위한 충분하고 필수 조건을 제공하기 위해.
• 제어에 의존하는 가용성과 TLT를 기반으로 하는 재귀적이고 온라인 제어 합성 알고리즘을 개발하기 위해.
• 두 가지 시뮬레이션 사례를 통해 유한 및 무한 시스템 모두에서 확장성과 정확성을 입증하기 위해.

제안 방법

• 시스템 이산화 또는 추상화 없이 최소 및 최대 가용성 분석을 사용하여 LTL 공식에서 시간 논리 트리(TLTs)를 구성한다.
• 일반 TLT를 LTL 공식의 행동에 대한 과소근사로, 존재적 TLT를 과대근사로 정의한다.
• 가용성 집합을 사용하여 원자 명제의 진리값을 트리 구조를 통해 전파하고, 복합 LTL 연산자에 대해 재귀적으로 TLT를 구축한다.
• 제어에 의존하는 가용성 분석을 적용하여 제어된 TLT를 구성함으로써, 재귀적 타당성 보장과 함께 온라인 제어 합성 가능하게 한다.
• 교차, 합집합 및 가용성 연산을 사용하여 U, W, G와 같은 부울 및 시간 연산자에 대한 TLT를 조합한다.
• 뒤집힌 가용성 분석을 통해 각 시간 단계에서 가능한 제어 입력을 식별함으로써 TLT 구조를 제어 전략으로 매핑한다.

실험 결과

연구 질문

• RQ1 유한 추상화 없이도 불확실한 이산시간 시스템에 대해 모델 체킹 및 제어 합성을 수행할 수 있는가?
• RQ2 가용성 기반 근사화를 통해 정확성을 유지하는 TLT로 LTL 공식을 표현할 수 있는가?
• RQ3 TLT 근사화를 사용할 때 전이 시스템이 LTL 공식을 만족하기 위한 조건은 무엇인가?
• RQ4 제어된 시스템에 대해 TLT를 사용한 재귀적이고 온라인 제어 합성 알고리즘을 구성할 수 있는가?
• RQ5 추상화 없는 TLT 접근법은 무한 상태 시스템에서 어떻게 확장성과 정확성을 유지하는가?

주요 결과

• 최소 가용성 분석을 통해 구성된 일반 TLT는 LTL 공식의 과소근사이며, TLT를 만족하는 모든 궤적은 공식도 만족함을 보장한다.
• 최대 가용성 분석을 통해 구성된 존재적 TLT는 LTL 공식의 과대근사이며, 공식을 만족하는 모든 궤적은 TLT도 만족함을 보장한다.
• TLT 근사화를 사용하여 LTL 만족도를 위한 충분하고 필수 조건을 도출하였으며, 이는 추상화 없이 형식적 검증 가능하게 한다.
• 제어 입력을 온라인으로 생성하는 제어 합성 알고리즘을 제안하였으며, 제어된 TLT의 구조로 인해 재귀적 타당성이 보장된다.
• 두 가지 시뮬레이션 사례를 통해 복잡한 LTL 사양을 가진 경우에도, 이 방법은 무한 및 유한 시스템 모두에서 확장성과 정확성을 보장한다.
• 실제로 제약이 있는 근사 시뮬레이션 또는 바이시뮬레이션 관계를 피하기 위해 직접적인 가용성 기반 구성 방식을 사용함으로써, 추상화의 필요성을 제거한다.