[논문 리뷰] The Analog Front-end for the LGAD Based Precision Timing Application in CMS ETL

Quan Sun, S. Dogra외 21명|arXiv (Cornell University)|2020. 12. 28.

Particle Detector Development and Performance참고 문헌 9인용 수 6

한 줄 요약

이 논문은 CMS 엔드캡 타이밍 레이어(ETL)를 위한 첫 번째 65 nm CMOS 미니-ASIC 프로토타입인 ETROC0를 제시한다. 이 ASIC는 저이득 애벌랜치 디텍터(LGAD)에 최적화된 프리앰프 및 디스크리미네이터 스테이지로 구성된 아날로그 프런트엔드를 내장하고 있으며, 1회 충격 당 40–50 ps의 시간 해상도를 달성하도록 설계되었다. 빔 테스트 결과, 프리앰프 웨이브폼으로부터 33 ps의 해상도를 확보하였고, 디스크리미네이터 펄스로부터는 41 ps를 기록하였으며, 총 이온화 복사선량 100 MRad 이후에도 성능 저하가 관찰되지 않았다.

ABSTRACT

The analog front-end for the Low Gain Avalanche Detector (LGAD) based precision timing application in the CMS Endcap Timing Layer (ETL) has been prototyped in a 65 nm CMOS mini-ASIC named ETROC0. Serving as the very first prototype of ETL readout chip (ETROC), ETROC0 aims to study and demonstrate the performance of the analog frontend, with the goal to achieve 40 to 50 ps time resolution per hit with LGAD (therefore reach about 30ps per track with two detector-layer hits per track). ETROC0 consists of preamplifier and discriminator stages, which amplifies the LGAD signal and generates digital pulses containing time of arrival and time over threshold information. This paper will focus on the design considerations that lead to the ETROC front-end architecture choice, the key design features of the building blocks, the methodology of using the LGAD simulation data to evaluate and optimize the front-end design. The ETROC0 prototype chips have been extensively tested using charge injection and the measured performance agrees well with simulation. The initial beam test results are also presented, with time resolution of around 33 ps observed from the preamplifier waveform analysis and around 41 ps from the discriminator pulses analysis. A subset of ETROC0 chips have also been tested to a total ionizing dose of 100 MRad with X-ray and no performance degradation been observed.

연구 동기 및 목표

• HL-LHC를 위한 LGAD 기반 정밀 타이밍을 위한 저전력, 방사선 내성 아날로그 프런트엔드 개발
• 1회 충격 당 50 ps 이내의 시간 해상도 확보를 통해 이중 레이어 충격으로부터 30–35 ps 수준의 트랙 수준 타이밍 해상도 달성
• 고방사선 환경에서, 특히 총 이온화 복사선량 100 MRad까지 성능 유지 보장
• 빔 테스트 이전에 LGAD 시뮬레이션 데이터 및 전하 주입 테스트를 통한 설계 검증
• TDC 통합 및 전체 신호 체인 평가 기능을 갖춘 차세대 ETROC1 칩을 위한 기반 마련

제안 방법

• LGAD 신호를 증폭하고 도착 시각(TOA) 및 시간-과잉 임계값(TOT) 디지털 펄스를 생성하기 위해 65 nm CMOS에서 프리앰프 및 디스크리미네이터 아키텍처 설계
• LGAD 시뮬레이션 데이터를 활용해 신호 응답을 모델링하고 시간 해상도 및 신호 정밀도 최적화
• TOT 정보를 활용한 타임 워크 보정을 통해 TOA 정확도 향상
• 다양한 버스 및 전력 모드에서 시간 성능 및 전력 소모를 검증하기 위해 전하 주입 테스트 수행
• 페르밀라브에서 빔 테스트를 실시하여 프리앰프 웨이브폼에서 CFD 기반 타이밍 추출을 통해 실제 시간 해상도 측정
• X선을 이용한 TID 테스트를 통해 아날로그 프런트엔드의 방사선 내성 평가

실험 결과

연구 질문

• RQ1 고속, 고방사선 환경에서 LGAD 센서와 연동된 65 nm CMOS 아날로그 프런트엔드가 1회 충격 당 40–50 ps의 시간 해상도를 달성할 수 있는가?
• RQ2 증가하는 방사선 복사선량에 따라 프리앰프 및 디스크리미네이터 스테이지의 성능이 어떻게 저하되는가? 100 MRad 이후에도 사양을 유지할 수 있는가?
• RQ3 테스트 시 외부 스파이 버퍼가 측정된 시간 성능에 미치는 영향은 어느 정도이며, 이는 실제 프런트엔드 응답과 어떻게 비교되는가?
• RQ4 시뮬레이션 기반 설계 방법론이 빔 테스트에서 실제 성능을 얼마나 잘 예측하는가?
• RQ5 ETROC0의 프런트엔드 설계가 TDC 통합 및 전체 신호 체인 평가 기능을 갖춘 차세대 ETROC1 칩에 직접 재사용 가능한가?

주요 결과

• ETROC0 프로토타입은 일정 분수 기반 타이밍을 사용한 프리앰프 웨이브폼 분석을 통해 33 ps의 시간 해상도를 확보하여 뛰어난 신호 정밀도와 낮은 저항성(저지터)을 입증하였다.
• TOT 기반 타임 워크 보정 이후 디스크리미네이터 출력은 41 ps의 해상도를 기록하였으며, 시뮬레이션 예상치보다 略적으로 낮았지만 여전히 설계 목표 내에 있었다.
• 측정된 시간 성능 및 전력 소모(채널당 3 mW 이하)는 시뮬레이션 결과와 밀도적으로 일치하여 설계 방법론의 타당성을 검증하였다.
• 100 MRad의 총 이온화 복사선량에 노출된 이후 ETROC0 칩에서 성능 저하가 관찰되지 않아 방사선 내성의 확립을 확인하였다.
• ETROC0의 프런트엔드 설계는 성공적으로 다음 프로토타입인 ETROC1에 재사용되었으며, 이는 직접적인 측정이 가능한 TDC를 통합한 것이다.
• 빔 테스트 결과 ETROC0의 프런트엔드 설계가 CMS ETL에서 정밀 타이밍에 활용 가능함을 확인하였으며, 향후 ETROC1의 전체 신호 체인을 통한 추가 검증이 예정되어 있다.