[논문 리뷰] The simplified Toffoli gate implementation by Margolus is optimal

Guang Song, Andreas Klappenecker|ArXiv.org|2003. 12. 31.

Quantum Computing Algorithms and Architecture참고 문헌 4인용 수 11

한 줄 요약

이 논문은 마르골루스의 간소화된 토플로리 게이트—표준 토플로리 게이트와 전역 위상 이동을 제외하고 동일한 게이트—가 어떤 양자 회로 구현에서도 최소 3개의 제어-비트 게이트와 4개의 단일 큐비트 게이트가 필요하다는 것을 증명한다. 증명은 마르골루스가 제안한 회로 구조가 이 조건들에 의해 유일하게 결정되며, 최적임을 확인함으로써 양자 회로 설계에서 효율성과 구조적 必要성의 중요성을 입증한다.

ABSTRACT

Unitary operations are expressed in the quantum circuit model as a finite sequence of elementary gates, such as controlled-not gates and single qubit gates. We prove that the simplified Toffoli gate by Margolus, which coincides with the Toffoli gate up to a single change of sign, cannot be realized with less than three controlled-not gates. If the circuit is implemented with three controlled-not gates, then at least four additional single qubit gates are necessary. This proves that the implementation suggested by Margolus is optimal.

연구 동기 및 목표

• 간소화된 토플로리 게이트를 구현하기 위해 필요한 최소 수의 제어-비트 게이트와 단일 큐비트 게이트를 규명하는 것.
• 마르골루스의 회로 구성 방식이 게이트 수 측면에서 최적임을 증명하는 것.
• 간소화된 토플로리 게이트의 최적 실현 방식이 마르골루스의 설계와 본질적으로 동일한 구조적 형태를 가져야 한다는 것을 보여주는 것.
• 게이트 분해와 얽힘 제약 조건을 사용하여 양자 회로 복잡도에 대한 엄밀한 하한 증명을 제공하는 것.

제안 방법

• 3 큐비트 회로에서 3개의 제어-비트 게이트가 가능한 27가지 구성 방식을 모두 분석하는 사례 분석을 수행한다.
• 특히 제어-유니터리 게이트가 얽힌 출력을 생성할 때를 중심으로, 얽힘 생성과 게이트 희소성 분석을 위한 보조정리를 도입한다.
• 제어-비트 게이트를 하다드 게이트로 공액하여 재구성할 수 있음을 활용함으로써 고려 대상이 되는 구성 수를 줄인다.
• 회로 항등식과 추적 추론을 사용하여 목표 유니터리 매핑 M을 실현할 수 없는 구성들을 배제한다.
• 유일하게 목표 유니터리 변환을 만족할 수 있는 회로 구성은 마르골루스의 설계와 동치인 하나뿐임을 보여준다.
• 유니터리 행렬의 성질, 고유상태, 그리고 대각선 및 반대각선 단일 큐비트 게이트의 구조를 활용하여 게이트 행동을 제약한다.

실험 결과

연구 질문

• RQ1 간소화된 토플로리 게이트는 3개 이하의 제어-비트 게이트로도 구현될 수 있는가?
• RQ2 마르골루스의 회로 구성은 제어-비트 게이트 수 측면에서 최소 실현인가?
• RQ3 정확히 3개의 제어-비트 게이트를 사용할 경우 최소 몇 개의 단일 큐비트 게이트가 필요한가?
• RQ4 마르골루스의 설계와 본질적으로 다른 구조를 가진가, 그러나 동일한 게이트 수를 가지는 대안적 회로 구조가 존재하는가?
• RQ5 마르골루스의 회로는 최적성 제약 조건에 의해 유일하게 결정되는가?

주요 결과

• 간소화된 토플로리 게이트는 3개 이하의 제어-비트 게이트로는 실현될 수 없다.
• 정확히 3개의 제어-비트 게이트를 사용하는 모든 실현 방식은 최소 4개의 단일 큐비트 게이트가 필요하다.
• 게이트를 실현할 수 있는 유일한 회로 구성은 마르골루스의 설계와 구조적으로 동치이다.
• 모든 최적 실현은 동일한 3개의 제어-비트 게이트 구성과 게이트 배치를 가져야 하며, 유일한 차이는 특정 단일 큐비트 게이트 매개변수의 차이다.
• 증명은 마르골루스의 회로가 단지 효율적인 것뿐만 아니라 주어진 조건 하에 유일하게 최적임을 보여준다.
• 결과적으로 마르골루스의 회로가 우아한 구조를 지닌 것은 우연이 아니라, 최소성에 대해 수학적으로 필수적인 것임을 확인한다.