[논문 리뷰] The Sparse Readout RIGEL Application Specific Integrated Circuit for Pixel Silicon Drift Detectors in Soft X-Ray Imaging Space Applications

Massimo Gandola, M. Grassi외 4명|arXiv (Cornell University)|2022. 04. 27.

Particle Detector Development and Performance참고 문헌 23인용 수 7

한 줄 요약

이 논문은 연질 X선 우주 임무에서 희박한 읽기 방식을 위한 저전력, 128채널 응용 특화 집적회로(ASIC)인 RIGEL을 제시한다. ASIC는 0°C에서 피크 시간 1.8 µs로 5.9 keV에서 167 eV FWHM의 높은 분광 해상도를 달성하며, 뛰어난 노이즈 성능과 에너지 선형성을 바탕으로 실온에서의 작동이 가능하다. 이는 소형 천체 X선원 연구에 매우 중요하다.

ABSTRACT

An Application Specific Integrated Circuit (ASIC), called RIGEL, designed for the sparse readout of a Silicon Pixel Drift Detector (PixDD) for space applications is presented.The low leakage current (less than 1 pA at +20 {\deg}C) and anode capacitance (less than 40 fF) of each pixel (300 um x 300 um) of the detector, combined with a low-noise electronics readout, allow to reach a high spectroscopic resolution performance even at room temperature. The RIGEL ASIC front-end architecture is composed by a 2-D matrix of 128 readout pixel cells (RPCs), arranged to host, in a 300 um-sided square area, a central octagonal pad (for the PixDD anode bump-bonding), and the full-analog processing chain, providing a full-shaped and stretched signal. In the chip periphery, the back-end electronics features 16 integrated 10-bits Wilkinson ADCs, the configuration register and a trigger management circuit. The characterization of a single RPC has been carried out whose features are: eight selectable peaking times from 0.5 us to 5 us, an input charge range equivalent to 30 keV, and a power consumption of less than 550 uW per channel. The RPC has been tested also with a 4x4 prototype PixDD and 167 eV Full Width at Half Maximum (FWHM) at the 5.9 keV line of 55Fe at 0{\deg}C and 1.8 us of peaking time has been measured.

연구 동기 및 목표

• 우주 기반 연질 X선 영상에 적합한 희박한 읽기 방식을 위한 저전력, 고성능 ASIC 개발
• 냉각이 필요하고 사각지대 시간이 길며, 피로 누적에 취약한 기존 검출기의 한계를 극복하기 위해
• 프론트엔드 전자회로의 노이즈와 누설 전류를 최소화하여 실온에서 Fano 제한 에너지 해상도를 달성하기 위해
• 조절 가능한 피크 시간과 임계값을 갖춘 빠르고 비동기식 광자 검출을 통해 시간 해상도와 에너지 해상도 향상
• 시스템 복잡성과 잔류 커패시턴스를 줄이기 위해 온칩에서 전체 아날로그 신호 처리 및 디지털화를 통합하기 위해

제안 방법

• RIGEL ASIC는 0.35 µm CMOS 기술로 제작되었으며, 128개의 읽기 픽셀 셀(RPC)로 구성된 2차원 배열을 포함한다. 각 RPC는 PixDD 애노드에 빔 뱅딩을 위한 중심에 8각형 입력 패드를 갖춘 300 µm × 300 µm의 면적을 차지한다.
• 각 RPC에는 전하 민감 증폭기(CSA), 극점-제로 보정, CR 성형, 그리고 스위치 가능한 커패시턴스를 통해 8가지 선택 가능한 피크 시간(0.5–5.0 µs)을 갖춘 반가우시안 성형 회로가 포함되어 있다.
• 피크 스트레처 회로는 성형 펄스의 지속 시간을 연장하여 시간 해상도와 트리거 효율을 향상시킨다.
• 백엔드에는 16개의 Wilkinson ADC, 구성 레지스터, 트리거 논리, 그리고 다른 RPC에 영향을 주지 않고 개별 RPC를 테스트하기 위한 프로브 네트워크가 포함되어 있다.
• 시스템은 전역적인 거친 임계값(500 eV–3 keV)과 국소적인 4비트 DAC 정밀 조정(±30%)을 통해 에너지 선택적 광자 검출이 가능하다.
• ASIC는 채널당 550 µW 이내로 작동하며, 입력 전류 5 pA일 때 등가 노이즈 전하가 8 e− rms이다.

실험 결과

연구 질문

• RQ1 저전력, 온칩 아날로그 프론트엔드가 실온에서 연질 X선 검출 시 Fano 제한 에너지 해상도를 달성할 수 있는가?
• RQ2 실제 PixDD 시스템에서 RIGEL ASIC의 성능은 피크 시간과 온도에 따라 어떻게 변화하는가?
• RQ3 PixDD에서 낮은 누설 전류와 낮은 입력 커패시턴스의 조합이 냉각이 필요 없이 고해상도 분광법을 가능하게 하는 정도는 어느 정도인가?
• RQ4 RIGEL ASIC의 전체 아날로그 신호 체인은 PixDD와 통합되었을 때 실현 가능한 에너지 해상도와 선형성 수준은 무엇인가?
• RQ5 조절 가능한 임계값과 피크 스트레칭을 갖춘 희박한 읽기 아키텍처는 저유량 X선원의 효율적이고 고처리량 검출을 가능하게 하는가?

주요 결과

• RIGEL ASIC는 0°C에서 피크 시간 1.8 µs로 작동할 때 55Fe의 5.9 keV 선에서 167 eV FWHM의 분광 해상도를 달성하였다.
• 실온(20°C)에서 측정된 에너지 해상도는 5.9 keV에서 181 eV FWHM였으며, 이는 등가 노이즈 전하 14.2 e− rms에 해당한다.
• RPC의 선형성 오차는 3 keV에서 30 keV의 입력 에너지 범위에서 ≤±2.7%로 측정되었다.
• 노이즈 임계값은 실험적으로 약 600 eV에서 3 keV의 범위로 캘리브레이션되었으며, 전역적인 거친 설정과 국소적인 4비트 DAC 정밀 조정을 통해 조절되었다.
• 시스템은 채널당 550 µW 미만의 전력 소비를 기록했으며, 입력 전하 범위는 30 keV에 해당하였다.
• 프로브 네트워크를 통해 개별 RPC의 신호 성형, 스트레칭, ADC 입력 강제 테스트가 독립적으로 수행되었으며, 전체 功能성과 격리성 확인이 이루어졌다.