[논문 리뷰] The SpiNNaker 2 Processing Element Architecture for Hybrid Digital Neuromorphic Computing

Sebastian Höppner, Yexin Yan외 16명|arXiv (Cornell University)|2021. 03. 15.

Advanced Memory and Neural Computing인용 수 41

한 줄 요약

본 논문은 22nm FDSOI에서 구현된 SpiNNaker2 처리요소(P E) 아키텍처를 도입하며, 적응 바디 바이어싱(ABB), DVFS, MAC 가속기, 이중 NoC를 특징으로 하고 SNN, DNN, 및 하이브리드 SNN/DNN 벤치마크를 보여준다.

ABSTRACT

This paper introduces the processing element architecture of the second generation SpiNNaker chip, implemented in 22nm FDSOI. On circuit level, the chip features adaptive body biasing for near-threshold operation, and dynamic voltage-and-frequency scaling driven by spiking activity. On system level, processing is centered around an ARM M4 core, similar to the processor-centric architecture of the first generation SpiNNaker. To speed operation of subtasks, we have added accelerators for numerical operations of both spiking (SNN) and rate based (deep) neural networks (DNN). PEs communicate via a dedicated, custom-designed network-on-chip. We present three benchmarks showing operation of the whole processor element on SNN, DNN and hybrid SNN/DNN networks.

연구 동기 및 목표

• 제2세대 SpiNNaker 칩(22nm FDSOI)의 처리 요소 아키텍처를 제시한다.
• 활동 스파이크에 맞춘 전력 사용을 위한 적응 바디 바이어싱과 DVFS를 시연한다.
• 신경 계산을 가속하는 가속기(MAC 배열, exp/log, RNG)를 소개한다.
• 확장 가능한 온칩 통신을 위한 QPE 및 NoC 설계를 설명한다.
• SNN, NEF 기반 하이브리드, DNN 계층에 대한 벤치마크 결과를 시연한다.

제안 방법

• ARM Cortex-M4F를 통합하고, 고정 소수점 지수/로그 가속기, MAC 배열, RNG, DVFS 가능한 전력 레일을 갖춘 22nm FDSOI SpiNNaker2 PE를 설명한다.
• 독립적인 DVFS를 위한 QPE(쿼드-PE) 구성 및 GALS 클럭킹과 이중 매시 NoC(DNoC 및 CNoC)를 설명한다.
• 로컬 SRAM 재사용 및 NoC로 공급되는 피연산자의 최대화를 위한 CONV/MM 연산용 16x4 8-bit MAC 가속기의 데이터 흐름을 상세화한다.
• ULV 동작에서 에너지 효율적 성능을 달성하기 위한 ABB(Adaptive Body Biasing) 및 듀얼-레일 SRAM을 설명한다.
• 에너지 최적화를 위한 22FDX 테스트칩 구현, 에너지 최적화와 DVFS 레벨 PL1 및 PL2에 대한 설계 선택을 다룬다.
• MAC 및 ARM 코어를 사용한 SNN, NEF 기반 하이브드, DNN 계층에서의 벤치마크 방법론을 서술한다.

실험 결과

연구 질문

• RQ1 SpiNNaker2의 PE 아키텍처가 SNN과 레이트 기반 DNN 모두를 효율적으로 지원할 수 있는가?
• RQ2 22nm FDSOI SpiNNaker2 PE에서 ABB와 DVFS를 통해 어떤 에너지 및 성능 이점을 얻을 수 있는가?
• RQ3 MAC 가속기가 프로세서 전용 구현에 비해 DNN 및 하이브드 SNN/DNN 워크로드의 속도향상에 어떻게 기여하는가?
• RQ4 큰 뉴로모픽 워크로드를 처리할 때 2D-QPE SpiNNaker2 레이아웃의 확장 가능한 NoC 특성은 무엇인가?

주요 결과

• PE 에너지 효율은 PL1(0.50 V, 200 MHz)에서 16.68 μW/MHz; PL2(0.60 V, 400 MHz)에서 20.16 μW/MHz이다.
• 8-bit 매트릭스 곱에 대해 MAC 가속기는 1.47 TOPS/W(PL1) 및 1.51 TOPS/W(PL2)를 달성하며, 0.50 V, 320 MHz에서 최대 1.75 TOPS/W를 달성한다.
• DVFS가 적용된 Synfire 체인 SNN 벤치마크에서 총 전력 60.4% 감소 및 누설 전력 63.4% 감소(베이스라인 66.4 mW에서 24.3 mW로 감소)한다.
• NEF 기반 하이브드 결과는 MAC 가속기가 인코딩/디코딩 흐름을 효율적으로 가능하게 하며 시냅스 이벤트당 에너지는 모델에 따라 약 10–20 pJ로 나타난다; DNN 계층은 일부 계층에서 ARMNN 대비 최대 116–610x 속도향상 및 컨볼루션 계층에서 148–652x 에너지 효율 향상을 보인다.
• DVFS는 활동에 동적으로 적응하도록 하며 대부분의 시간은 PL1에 머무르고 이는 희박한 활동 때문임을 보여준다.