Skip to main content
QUICK REVIEW

[논문 리뷰] The Topological Processor for the future ATLAS Level-1 Trigger: from design to commissioning

E. Simioni|arXiv (Cornell University)|2014. 06. 17.
Particle Detector Development and Performance참고 문헌 1인용 수 4
한 줄 요약

이 논문은 LHC의 향후 런에서 높아진 루미노시티 조건에서 실시간으로 위상적 이벤트 선택을 가능하게 하는 ATLAS Level-1 트리거 업그레이드를 위한 L1Topo 위상 처리기의 설계, 프로토타이핑 및 테스트를 제시한다. 고속 광링크(최대 12.8 Gb/s)와 FPGA 기반 알고리즘을 활용하여, 12.8 Gb/s에서 오류 없는 전송을 달성했으며, 비트 오류율(BER) ≤10⁻¹⁶를 확보하였다. 눈도금도 및 배럴형 프로파일을 통한 신호 정합성 검증을 통해 저지연, 고대역폭 처리를 보장하였다.

ABSTRACT

The ATLAS detector at LHC will require a Trigger system to efficiently select events down to a manageable event storage rate of about 400 Hz. By 2015 the LHC instantaneous luminosity will be increased up to 3 x 10^34 cm-2s-1, this represents an unprecedented challenge faced by the ATLAS Trigger system. To cope with the higher event rate and efficiently select relevant events from a physics point of view, a new element will be included in the Level-1 Trigger scheme after 2015: the Topological Processor (L1Topo). The L1Topo system, currently developed at CERN, will consist initially of an ATCA crate and two L1Topo modules. A high density opto-electroconverter (AVAGO miniPOD) drives up to 1.6 Tb/s of data from the calorimeter and muon detectors into two high-end FPGA (Virtex7-690), to be processed in about 200 ns. The design has been optimized to guarantee excellent signal in- tegrity of the high-speed links and low latency data transmission on the Real Time Data Path (RTDP). The L1Topo receives data in a standalone protocol from the calorimeters and muon detectors to be processed into several VHDL topological algorithms. Those algorithms perform geometrical cuts, correlations and calculate complex observables such as the invariant mass. The output of such topological cuts is sent to the Central Trigger Processor. This talk focuses on the relevant high-density design characteristic of L1Topo, which allows several hundreds optical links to processed (up to 13 Gb/s each) using ordinary PCB material. Relevant test results performed on the L1Topo prototypes to characterize the high-speed links latency (eye diagram, bit error rate, margin analysis) and the logic resource utilization of the algorithms are discussed.

연구 동기 및 목표

  • LHC의 높아진 루미노시티(3×10³⁴ cm⁻²s⁻¹)에서 배경률 증가 문제를 해결하기 위해, Level-1 트리거의 비물리적 이벤트 거부 능력을 향상시키기 위해.
  • 칼로리메터 및 뮤온 검출기로부터의 세부적인 공간적 및 운동학적 정보를 활용해 Level-1에서 위상적 컷을 적용할 수 있도록 새로운 시스템 요소인 L1Topo를 개발하기 위해.
  • 고성능 FPGA(Virtex7-690)와 AVAGO miniPOD 변환기를 통해 최대 1.6 Tb/s의 고속 광전송을 구현하고, 200 ns 이내의 지연 시간 내에서 데이터를 처리하기 위해.
  • 최적화된 PCB 설계와 고밀도 인터커넥트를 활용해 실시간 데이터 경로(RTDP)의 신호 정합성과 저지연을 확보하기 위해.
  • 프로토타입 테스트를 통해 시스템을 검증하기 위해, 눈도금도, 비트 오류율(BER) 분석, 전력 소모 측정을 포함한 테스트 수행

제안 방법

  • 칼로리메터 및 뮤온 검출기에서 고속 광링크를 통해 수신한 데이터를 처리하는 L1Topo 위상 처리기를 ATCA 캐비닛 기반으로 구현하고, 두 개의 Virtex7-690 FPGA를 사용한다.
  • AVAGO miniPOD 옵토-전기 변환기로 최대 1.6 Tb/s의 데이터를 처리하며, 표준 PCB 소재에서 최대 13 Gb/s의 데이터 전송 속도를 지원한다.
  • 통계적 눈도금도 및 배럴형 프로파일을 활용해 고속 백플레인 링크의 신호 정합성과 마진을 평가하기 위해 설계 및 테스트를 수행한다.
  • VHDL 기반 위상 알고리즘을 개발하여 트리거 객체에 대해 기하학적 컷, 상관관계 및 불변 질량 계산을 수행한다.
  • 업그레이드된 L1Calo 및 L1Muon 시스템과 새로운 CMX 모듈을 통해 통합하여, 기존의 CMM을 대체함으로써 데이터 처리 능력을 향상시킨다.
  • 루프백 측정, BER 분석, 전력 소모 모니터링, L1Muon 및 L1Calo 시스템과의 실제 인터페이스 테스트를 포함한 광범위한 테스트를 수행한다.

실험 결과

연구 질문

  • RQ1LHC의 높아진 루미노시티 조건에서 에너지 임계값을 인상하지 않고도, ATLAS Level-1 트리거에 위상적 이벤트 선택을 통합하는 방법은 무엇인가?
  • RQ2표준 PCB에서 고밀도 환경에서 12.8 Gb/s 속도로 저지연, 오류 없는 통신을 보장하기 위한 고속 데이터 전송 기술은 무엇인가?
  • RQ3실제 운영 조건에서 L1Topo 시스템에서 달성 가능한 신호 정합성 지표(눈도금도, 배럴형 프로파일, BER)는 무엇인가?
  • RQ4L1Topo 시스템은 고대역폭 데이터 스트림에서 복잡한 위상 알고리즘을 처리하면서도 200 ns 이내의 저지연을 유지하는가?
  • RQ5L1Topo의 고성능 FPGA 및 광입출력 서브시스템을 지원하기 위해 필요한 전력 소모 및 열관리 전략은 무엇인가?

주요 결과

  • L1Topo 프로토타입은 장기간 테스트 기간 동안 12.8 Gb/s에서 비트 오류율(BER) ≤10⁻¹⁶를 달성하며 오류 없는 데이터 전송을 구현하였다.
  • 통계적 배럴형 프로파일 분석 결과, L1Muon 링크의 평균 오픈링은 6.4 Gb/s에서 30%였고, L1Calo 링크는 55%로 나타나 강력한 신호 정합성을 보였다.
  • 눈도금도 분석을 통해 모든 고속 링크에서 안정된 신호 품질이 확인되었으며, 24시간 동안의 전송 테스트 기간 동안 오류가 관찰되지 않았다.
  • 전력 소모는 공급 능력 내에서 측정되었으며, 리그루레이터 업그레이드 이후 리플이 10 mV 이하로 감소하였다.
  • L1Topo 시스템은 광분할기를 활용해 L1Muon 시스템과 성공적으로 통합되었으며, 6.4 Gb/s에서 BER ≤4×10⁻¹⁶를 달성하며 오류 없는 전송을 구현하였다.
  • 최종 생산 모듈은 2014년에 설치 예정이며, 시스템 콘미ision은 연말까지 완료되었다.

더 나은 연구,지금 바로 시작하세요

논문 읽기부터 검토까지, 연구 시간을 획기적으로 줄여보세요.

카드 등록 없음 · 무료 플랜 제공

이 리뷰는 AI가 만들고, 인간 에디터가 검토했습니다.