[논문 리뷰] Thermal Management in Fine-Grained 3-D Integrated Circuits

Arıf Iqbal, Naveen Kumar Macha외 3명|arXiv (Cornell University)|2018. 03. 10.

3D IC and TSV technologies참고 문헌 1인용 수 3

한 줄 요약

이 논문은 쌓인 트랜지스터가 기판에서 열적으로 분리되어 발생하는 심각한 핫스팟 문제를 해결하기 위해 일반화된 물리적 수준의 열 관리 기능—열 접합부와 열을 잘 전도하는 나노 피라미드—을 제안한다. 3차원 유한요소 모델링을 통해 저자들은 이러한 기능이 관리되지 않은 설계 대비 최대 53%까지 피크 온도를 감소시켜 트랜지스터 수준의 3차원 통합에서 열 성능을 크게 향상시킴을 입증한다.

ABSTRACT

For beyond 2-D CMOS logic, various 3-D integration approaches specially transistor based 3-D integrations such as monolithic 3-D [1], Skybridge [2], SN3D [3] holds most promise. However, such 3D architectures within small form factor increase hotspots and demand careful consideration of thermal management at all levels of integration [4] as stacked transistors are detached from the substrate (i.e., heat sink). Traditional system level approaches such as liquid cooling [5], heat spreader [6], etc. are inadequate for transistor level 3-D integration and have huge cost overhead [7]. In this paper, we investigate the thermal profile for transistor level 3-D integration approaches through finite element based modeling. Additionally, we propose generic physical level heat management features for such transistor level 3-D integration and show their application through detailed thermal modeling and simulations. These features include a thermal junction and heat conducting nano pillar. The heat junction is a specialized junction to extract heat from a selected region in 3-D; it allows heat conduction without interference with the electrical activities of the circuit. In conjunction with the junction, our proposed thermal pillars enable heat dissipation through the substrate; these pillars are analogous to TSVs/Vias, but carry only heat. Such structures are generic and is applicable to any transistor level 3-D integration approaches. We perform 3-D finite element based analysis to capture both static and transient thermal behaviors of 3-D circuits, and show the effectiveness of heat management features. Our simulation results show that without any heat extraction feature, temperature for 3-D integrated circuits increased by almost 100K-200K. However, proposed heat extraction feature is very effective in heat management, reducing temperature from heated area by up to 53%.

연구 동기 및 목표

• 쌓인 트랜지스터가 기판에서 열적으로 분리되어 발생하는 미세한 3차원 통합 회로에서의 심각한 열 문제를 해결하기 위해.
• 액체 냉각 및 열확산판과 같은 전통적인 시스템 수준의 냉각 방법은 비용이 많이 들고 트랜지스터 수준에서는 효과적이지 않기 때문에 이를 극복하기 위해.
• 모노리식 3D 및 스카이브릿지와 같은 다양한 3차원 통합 아키텍처와 호환되는 일반화되고 확장 가능한 물리적 수준의 열 관리 솔루션을 개발하기 위해.
• 전기적으로 분리된 비침습적인 열 구조를 통해 트랜지스터 수준에서 효과적인 열 제거를 가능하게 하기 위해.

제안 방법

• 유한요소법(FEM)을 사용하여 3차원 통합 회로의 정적 및 일시적 열 거동을 모델링한다.
• 특수한 전기 절연성이지만 열적으로 잘 전도하는 인터페이스인 열 접합부를 도입하여 회로 작동에 영향을 주지 않으면서 특정 영역의 열을 제거한다.
• 열을 잘 전도하는 나노 피라미드를 제안하여 기판을 통해 수직으로 열을 전도하는 열 빈티지(열통로, TSV와 유사)로 활용한다.
• 제안된 기능을 3차원 회로 모델에 통합하고 실제 전력 소산 조건에서 평가한다.
• 열 시뮬레이션을 수행하여 열 제거 기능이 있는지 여부에 따라 온도 프로파일을 비교한다.
• 다양한 3차원 통합 아키텍처에서 이론적 적용을 검증하여 일반성과 확장성을 입증한다.

실험 결과

연구 질문

• RQ1 열적으로 기판에서 분리된 트랜지스터를 가진 미세한 3차원 통합 회로에서 핫스팟은 어떻게 형성되고 진화하는가?
• RQ2 기존의 시스템 수준 열 관리 기법은 3D IC의 트랜지스터 수준 열 문제를 어느 정도 완화할 수 있는가?
• RQ3 비침습적이고 전기적으로 분리된 열 구조는 쌓인 트랜지스터 층에서 효과적으로 열을 제거할 수 있는가?
• RQ4 열 접합부와 열을 잘 전도하는 나노 피라미드는 3D IC에서 피크 온도를 얼마나 효과적으로 감소시킬 수 있는가?
• RQ5 기본 설계 대비 제안된 물리적 수준의 기능을 통해 달성 가능한 열 성능 향상은 어느 정도인가?

주요 결과

• 열 관리 기능을 전혀 적용하지 않을 경우, 쌓인 트랜지스터의 열적 분리로 인해 3D 통합 회로의 피크 온도가 100K에서 200K 상승한다.
• 제안된 열 접합부와 나노 피라미드 기능은 시뮬레이션된 3D IC에서 피크 온도를 최대 53% 감소시킨다.
• 열 접합부는 회로의 전기적 기능에 간섭 없이 국소적 열 제거를 가능하게 한다.
• 열을 잘 전도하는 나노 피라미드는 기판을 통해 하부 층으로 열을 효율적으로 전도하는 열 빈티지 역할을 한다.
• 유한요소 모델링을 통해 정적 및 일시적 열 향상 효과가 확인되어 제안된 기능의 효과성을 입증한다.
• 이 열 관리 솔루션은 일반적이며, 모노리식 3D 및 스카이브릿지와 같은 다양한 트랜지스터 수준의 3차원 통합 접근 방식에 적용 가능하다.