[논문 리뷰] Toward an Abstract Model of Programmable Data Plane Devices

Debobroto Das Robin, Javed Khan|arXiv (Cornell University)|2020. 08. 19.

Software-Defined Networks and 5G참고 문헌 42인용 수 5

한 줄 요약

이 논문은 프로그래머블 데이터 플레인 장치를 위한 형식적이고 모듈화된 하드웨어 추상화 계층 AVS(추상 가상 스위치)를 제안한다. AVS는 확장 유한 상태 기계(EFSM)를 사용하여 구성 요소를 모델링하고, 하드웨어에 종속되지 않는 포터블 데이터 플레인 프로그래밍을 가능하게 한다. 이질적인 아키텍처 간에 패킷 처리 상태와 기능 인터페이스를 표준화함으로써, 성능 벤치마킹, 형식적 검증, 네트워크 대수 기반 모델링을 지원하며, 주요 기여는 프로그래머블 기능의 통합과 아키텍처 간 테스트 및 지연 분석을 가능하게 한다.

ABSTRACT

SDN divides the networking landscape into 2 parts: control and data plane. SDN expanded it's foot mark starting with OpenFlow based highly flexible control plane and rigid data plane. Innovation and improvement in hardware design and development is bringing various new architectures for data plane. Data plane is becoming more programmable then ever before. A common abstract model of data plane is required to develop complex application over these heterogeneous data plane devices. It can also provide insight about performance optimization and bench-marking of programmable data plane devices. Moreover, to understand and utilize data plane's programmability, a detailed structural analysis and an identifiable matrix to compare different devices are required. In this work, an improved and structured abstract model of the programmable data plane devices is presented and features of its components are discussed in detail. Several commercially available programmable data plane devices are also compared based on those features.

연구 동기 및 목표

• 이질적인 프로그래머블 데이터 플레인(PDP) 장치에 대한 공통 추상 모델의 부재로 인해 포터블 프로그래밍, 테스트, 성능 벤치마킹이 어렵다는 문제를 해결하기 위해.
• 확장 유한 상태 기계(EFSM)를 사용하여 PDP 구성 요소의 구조와 행동을 형식화함으로써 일관되고 하드웨어에 종속되지 않는 모델링을 가능하게 하기 위해.
• DPDK, P4, VPP, FBOSS와 같은 PDP 장치 간의 프로그래머블 기능을 비교하기 위한 통합 프레임워크를 제공하기 위해.
• 추상화 계층에 시간 태그가 부여된 메타데이터와 기능 전달 함수를 통합함으로써 네트워크 대수 및 세밀한 지연 모델링을 지원하기 위해.
• 형식적 검증, 네트워크 기능 가상화, 고수준 추상 모델에서의 향후 칩 설계를 위한 기반을 마련하기 위해.

제안 방법

• 각 PDP 구성 요소(예: 인그레스, 에그레스, 버퍼, 스케줄러)를 확장 유한 상태 기계(EFSM)로 모델링하는 모듈식 하드웨어 추상화 계층 AVS를 제안한다.
• 전체 스위치의 기능 전달 함수 τ를 구성 요소 기능 fc의 조합으로 정의함으로써 하드웨어에 종속되지 않는 네트워크 기능 표현을 가능하게 한다.
• 링크 수준 기능 Γ(데이터 링크 계층 동작을 나타냄)와 스위치 기능 τ를 조합하여 토폴로지 함수 ψ를 도입함으로써 종단 간 네트워크 동작을 모델링한다.
• 패킷 헤더에 시간 태그가 부여된 메타데이터를 통합하여 구성 요소 수준의 지연(D_C = 타임스탬프_출구 - 타임스탬프_입구)을 정확히 계산함으로써 세밀한 지연 분석을 가능하게 한다.
• 매체 액세스 논리(예: CSMA, CSMA/CD)와 설정 파rameter를 형식적 기능적 구조로 표현함으로써 다양한 네트워크 유형 간 일관된 모델링을 가능하게 한다.
• 공통된 패킷 처리 상태와 구성 요소 경계를 정의함으로써 PDP 프로그래밍 스택에 통일된 인터페이스를 제공하고, 제조사별 애매함을 감소시킨다.

실험 결과

연구 질문

• RQ1 다양한 프로그래머블 데이터 플레인 아키텍처를 통합하기 위한 공통의 형식적 추상 모델을 어떻게 설계할 수 있는가?
• RQ2 어떤 형식적 구조가 다양한 하드웨어 제조사 간 구성 요소 행동(예: 버퍼, 스케줄러)을 일관되게 모델링할 수 있게 하는가?
• RQ3 패킷 처리 상태와 전이를 어떻게 표준화하여 포터블 데이터 플레인 프로그램을 가능하게 할 수 있는가?
• RQ4 어떤 방식으로 추상화 계층이 성능 벤치마킹, 형식적 검증, 지연 모델링을 지원할 수 있는가?
• RQ5 하드웨어에 종속되지 않는 기능 표현은 복잡한 데이터 플레인 시스템의 네트워크 대수 및 토폴로지 수준 분석을 가능하게 하는가?

주요 결과

• AVS는 PDP 구성 요소를 형식적이고 EFSM 기반으로 모델링하여 패킷 처리 상태와 전이를 표준화함으로써 하드웨어 구현 간의 애매함을 감소시킨다.
• 기능 표현 τ와 토폴로지 함수 ψ는 전체 네트워크에 대한 하드웨어에 종속되지 않는 모델링을 가능하게 하며, 형식적 분석과 네트워크 대수를 지원한다.
• 구성 요소의 진입 및 출구 지점에 시간 태그가 부여된 메타데이터를 통합함으로써 큐잉, 처리, 전송, 전파 지연을 정확히 계산할 수 있다.
• 구성 요소 행동과 상태 정의를 통일함으로써 DPDK, P4, FBOSS와 같은 이질적 장치 간에 일관된 벤치마킹과 테스트를 가능하게 하며, 데이터 플레인 프로그램에 대한 포터블 테스트를 지원한다.
• 논리적 기능을 하드웨어 특정 세부 정보에서 분리함으로써 포터블 네트워크 기능 개발과 형식적 검증을 촉진한다.
• 저자들은 공통 추상 모델이 향후 칩 설계 및 고수준 추상 모델에서의 고수준 합성에 기반이 될 수 있음을 실험적으로 입증한다.