[논문 리뷰] Towards Approaching Total-Power-Capacity: Transmit and Decoding Power Minimization for LDPC Codes.

Karthik Ganesan, Pulkit Grover외 2명|arXiv (Cornell University)|2015. 04. 04.

Error Correcting Code Techniques인용 수 3

한 줄 요약

이 논문은 코딩 통신에서 총 전력(송신 + 디코딩)의 기본 한계에 정규 LDPC 코드가 얼마나 가까이 갈 수 있는지 조사한다. 이론적 경계와 세밀한 회로 시뮬레이션을 사용하여, 오류 확률이 0에 가까워질수록 총 전력을 최소화하기 위해 무한대의 송신 전력이 필요하며, 이는 거리가 길어지거나 신뢰성이 더 엄격해질수록 코드와 디코딩 복잡도가 증가해야 한다는 것을 보여준다.

ABSTRACT

Motivated by recently derived fundamental limits on total (transmit + decoding) power for coded communication, this paper investigates how close regular LDPC codes can get to these fundamental limits. For two decoding algorithms (Gallager-A and Gallager-B), we provide upper and lower bounds on the required decoding power based on models of parallelized decoding implementations. As the target error-probability is lowered to zero, we show that the transmit power must increase unboundedly in order to minimize total (transmit + decoding) power. Complementing our theoretical results, we develop detailed physical models of decoding implementations using rigorous (post-layout) circuit simulations, and use them to provide a framework to search for codes that may minimize total power. Our results show that approaching the total-power channel capacity requires increasing the complexity of both the code design and the corresponding decoding algorithm as the communication distance is increased, or as the target error-probability is lowered.

연구 동기 및 목표

• 코딩 통신에서 정규 LDPC 코드가 이론적 총 전력 한계에 얼마나 가까이 갈 수 있는지 규명하는 것.
• 오류 확률이 감소함에 따라 송신 전력과 디코딩 전력 간의 상호 교환 관계를 분석하는 것.
• 후처리 회로 시뮬레이션을 활용한 디코딩 구현을 위한 물리적 모델링 프레임워크를 개발하는 것.
• 총 전력 소비를 최소화하는 데 기여하는 코드 및 디코딩 설계 전략을 규명하는 것.
• 통신 거리 또는 신뢰성이 증가함에 따라 코드 및 디코딩 복잡도의 스케일링 요구사항을 조사하는 것.

제안 방법

• 병렬화된 디코딩 구현 모델을 사용하여 Gallager-A 및 Gallager-B 디코딩 알고리즘의 디코딩 전력에 대한 상한 및 하한을 유도하는 것.
• 엄밀한 후처리 회로 시뮬레이션을 활용하여 디코딩 하드웨어의 정확한 물리적 모델을 구축하는 것.
• 송신 전력 및 디코딩 전력 모델을 통합하여 다양한 코드 및 시스템 파rameter에서 총 전력 소비를 평가하는 것.
• 통합 모델을 활용하여 실용적 하드웨어 제약 조건 하에서 총 전력을 최소화하는 LDPC 코드를 탐색하는 것.
• 목표 오류 확률이 0에 수렴함에 따라 총 전력의 점근적 행동을 분석하는 것.
• 코드 레이트, 코드 길이, 구현 병렬성의 영향을 총 전력 효율성에 대해 고려하는 것.

실험 결과

연구 질문

• RQ1 정규 LDPC 코드는 코딩 통신 시스템에서 이론적 총 전력 한계에 얼마나 가까이 갈 수 있는가?
• RQ2 목표 오류 확률이 감소함에 따라 송신 전력과 디코딩 전력 간의 상호 교환 관계는 어떠한가?
• RQ3 통신 거리가 증가하거나 목표 신뢰성이 높아질수록 코드 및 디코딩 설계에 요구되는 복잡도는 어떻게 영향을 받는가?
• RQ4 하드웨어 구현 효율성은 총 전력 소비 최소화에 어떤 역할을 하는가?
• RQ5 물리적 회로 모델은 LDPC 디코딩 시스템의 총 전력 스케일링을 정확하게 예측할 수 있는가?

주요 결과

• 목표 오류 확률이 0에 가까워질수록 필요한 송신 전력이 무한대로 증가하므로, 유한한 총 전력 최소화를 달성하는 것은 불가능하다.
• 총 전력(송신 + 디코딩)을 최소화하기 위해서는 송신 전력이 무한대 성장해야 하며, 이는 점점 더 복잡한 코드 및 디코딩 설계가 필요함을 의미한다.
• 오류 확률을 0으로 몰아넣을 경우 유한한 송신 전력으로는 기본적인 총 전력 한계에 도달할 수 없다.
• 통신 거리가 증가하거나 목표 오류 확률을 낮출수록 총 전력 용량에 도달하기 위해 더 높은 코드 및 디코딩 복잡도가 요구된다.
• 후처리 회로 시뮬레이션은 디코딩 전력 모델링과 총 전력 최소화를 위한 코드 설계 지침 제공에 신뢰할 수 있는 프레임워크를 제공한다.
• 결과는 전력 제약이 있는 코딩 통신에서 신뢰성, 거리, 시스템 복잡도 간의 근본적인 상충 관계를 부각시킨다.