[논문 리뷰] TranSC: Hardware-Aware Design of Transcendental Functions Using Stochastic Logic

Mehran Shoushtari Moghadam, Sercan Aygün외 1명|arXiv (Cornell University)|2026. 01. 12.

Error Correcting Code Techniques인용 수 0

한 줄 요약

TranSC은 하드웨어에서 초월 함수를 구현하기 위해 Van der Corput 저편차 시퀀스를 사용하는 확률적 계산으로 높은 정확도를 달성하고 면적, 전력 및 에너지를 줄입니다.

ABSTRACT

The hardware-friendly implementation of transcendental functions remains a longstanding challenge in design automation. These functions, which cannot be expressed as finite combinations of algebraic operations, pose significant complexity in digital circuit design. This study introduces a novel approach, TranSC, that utilizes stochastic computing (SC) for lightweight yet accurate implementation of transcendental functions. Building on established SC techniques, our method explores alternative random sources-specifically, quasi-random Van der Corput low-discrepancy (LD) sequences-instead of conventional pseudo-randomness. This shift enhances both the accuracy and efficiency of SC-based computations. We validate our approach through extensive experiments on various function types, including trigonometric, hyperbolic, and activation functions. The proposed design approach significantly reduces MSE by up to 98% compared to the state-of-the-art solutions while reducing hardware area, power consumption, and energy usage by 33%, 72%, and 64%, respectively.

연구 동기 및 목표

• 실시간 에너지 제약 시스템을 위한 초월 함수(예: 삼각함수, exp, log, 활성화 함수)의 하드웨어 효율적 평가를 동기화한다.
• 정밀도를 향상시키고 하드웨어 자원을 줄이기 위해 준난수 비트스트림을 활용하는 확률적 계산 프레임워크(TranSC)를 제안한다.
• 무작위 수원(Source)가 정확도와 면적에 미치는 영향을 탐구하고, 일반적인 의사 난수 소스보다 저편차 시퀀스의 중요성을 강조한다.
• TranSC의 실용적 이점을 검증하기 위해 이미지 기하 변환 및 로봇 위치 결정 분야의 응용을 시연한다.

제안 방법

• 비트 스트림 생성기(BSG), 계산 로직 블록(CLB), 출력 디코더로 구성된 확률적 계산을 작동시킨다.
• BSG에서 기존 RNG을 경량의 Van der Corput(VDC) 준 난수 시퀀스 발생기로 대체한다.
• VDC-2^n 기반 시퀀스를 사용하여 최소한의 하드웨어로 다중 독립 비트 스트림을 생성한다.
• 절단된 Maclaurin(Horner의 법칙) 전개를 통해 초월 함수들을 구현한다(예: sin, cos, exp, log, tanh 등).
• 입력 비트 스트림 간의 교차상관(SCC)을 분석하여 CLB 동작 및 정확성을 제어한다.

Figure 1: A general SC system architecture with BSG, CLB, and output decoder that converts the output bit-stream to standard radix representation.

실험 결과

연구 질문

• RQ1 quasi-random BSGs(특히 VDC 기반)가 전통적인 의사 난수 소스에 비해 SC 기반 초월 함수 구현의 정확도와 하드웨어 효율성을 어떻게 개선할 수 있는가?
• RQ2 입력 비트 스트림 간의 상관관계가 SC 기반 초월 계산의 정확도에 어떤 영향을 미치는가, 그리고 TranSC가 BSG 설계를 통해 이를 어떻게 관리할 수 있는가?
• RQ3 현실적인 비트 스트림 길이에서 TranSC의 하드웨어 면적, 전력 및 에너지 이점은 무엇인가?
• RQ4 TranSC가 기존 접근법과 비교해 정확도를 유지하면서 자원 사용을 줄여 이미지 처리 및 로봇 공학의 실용적 응용을 가능하게 할 수 있는가?

주요 결과

• TranSC는 특정 함수 및 구성에서 최첨단 솔루션에 비해 MSE를 최대 98%까지 감소시킨다.
• TranSC 설계에서 하드웨어 면적, 전력 소비 및 에너지 사용은 각각 33%, 72%, 64% 감소한다.
• VDC 기반 LD 시퀀스의 사용은 가벼우면서도 정확한 BSG를 가능하게 하며 단일 카운터에서 다중 독립 스트림을 지원한다.
• TranSC는 sin, cos, tan, tanh, arctan, sigmoid, Sinc, e^-x, 및 ln(1+x) 등 다양한 함수에 대해Maclaurin/Horner 전개로 정확한 구현을 보여준다.
• 이 프레임워크는 초월 함수의 SC에서 CLB 전용 최적화보다 LD 시퀀스 선택의 중요성을 강조한다.

Figure 2: Bit-stream generation using RNG and comparator (a) Shared RNG for correlated bit-streams. (b) Independent RNGs for uncorrelated bit-streams.