[논문 리뷰] Ultra-low Energy, High Performance and Programmable Magnetic Threshold Logic

Mrigank Sharad, Deliang Fan외 1명|arXiv (Cornell University)|2013. 08. 08.

Advanced Memory and Neural Computing참고 문헌 20인용 수 6

한 줄 요약

이 논문은 스핀 토크 스위치와 자기 터널 결합을 사용하여 저전력, 고성능, 프로그래머블 논리 아키텍처인 자기 임계 논리(MTL)를 제안한다. 저항 상태를 이용한 프로그래머블 가중치와 저전압 도메인 월드 이동을 통한 임계 처리를 활용함으로써, MTL은 CMOS FPGA 대비 에너지-지연 곱에서 두 개 이상의 지수 개선을 이룩하여, 저항성 인터커넥트를 갖춘 초저전력 파ipel린드 계산 블록을 실현한다.

ABSTRACT

We propose magnetic threshold-logic (MTL) design based on non-volatile spin-torque switches. A threshold logic gate (TLG) performs summation of multiple inputs multiplied by a fixed set of weights and compares the sum with a threshold. MTL employs resistive states of magnetic tunnel junctions as programmable input weights, while, a low-voltage domain-wall shift based spin-torque switch is used for thresholding operation. The resulting MTL gate acts as a low-power, configurable logic unit and can be used to build fully pipelined, high-performance programmable computing blocks. Multiple stages in such a MTL design can be connected using energy-efficient ultralow swing programmable interconnect networks based on resistive switches. Owing to memory-based compact logic and interconnect design and low-voltage, high-speed spintorque based threshold operation, MTL can achieve more than two orders of magnitude improvement in energy-delay product as compared to look-up table based CMOS FPGA.

연구 동기 및 목표

• 미래의 계산 시스템을 위한 저전력, 고성능, 완전히 프로그래머블 논리 아키텍처를 설계하기 위해.
• 특히 에너지-지연 곱 측면에서 기존 CMOS 기반 FPGA의 에너지 및 면적 제약을 극복하기 위해.
• 입력 가중치와 임계 처리 연산을 모두 비가역성 자기 요소를 사용해 재구성 가능하도록 하기 위해.
• 스케일러블하고 에너지 효율적인 설계를 위해, 컴act한 메모리 기반 논리 및 인터커넥트를 초저전압 스위치와 통합하기 위해.
• 루ック업 테이블 기반 CMOS FPGA에 비해 뛰어난 에너지 효율성과 성능을 보이는 실현 가능한 대안을 제시하기 위해.

제안 방법

• 입력 가중치를 프로그래머블하게 저장하기 위해 자기 터널 결합(MTJs)의 저항 상태를 활용한다.
• 임계 처리 연산을 수행하기 위해 저전압 도메인 월드 이동 기반 스핀 토크 스위치를 적용한다.
• 가중치 입력의 합을 계산하고 그 합을 기준값과 비교하여 논리 출력을 생성하는 임계 논리 게이트(TLG)를 설계한다.
• 에너지 효율적인 인터커넥트를 위해 초저전압 스윙 저항성 스위치를 사용해 다수의 MTL 스테이지 간 연결을 구현한다.
• 고성능을 위해 완전히 파이프라인화된 재구성 가능한 계산 블록에 MTL 아키텍처를 통합한다.
• MTJ의 비가역성 메모리 특성을 활용해 전원이 꺼져도 상태를 유지함으로써 동적 에너지를 절감한다.

실험 결과

연구 질문

• RQ1 자기 터널 결합(MTJs)이 논리 회로에서 프로그래머블 입력 가중치를 효과적으로 구현하는 데 사용될 수 있는가?
• RQ2 저전압 도메인 월드 이동 기반 스핀 토크 스위치가 고속, 저에너지 임계 처리 연산을 가능하게 하는가?
• RQ3 자기 임계 논리 아키텍처가 CMOS 기반 FPGA보다 현저히 뛰어난 에너지-지연 곱을 달성할 수 있는가?
• RQ4 비가역성 저항성 요소를 어떻게 활용하여 확장 가능하고, 파이프라인화되며, 재구성 가능한 논리 블록을 구축할 수 있는가?
• RQ5 초저전압 스윙 저항성 인터커넥트가 성능과 에너지 효율성을 유지하면서도 다수의 MTL 스테이지를 효율적으로 연결할 수 있는가?

주요 결과

• 제안된 MTL 아키텍처는 룩업 테이블 기반 CMOS FPGA 대비 에너지-지연 곱에서 두 개 이상의 지수 개선을 이룩한다.
• 입력 가중치에 비가역성 MTJ를 사용함으로써 지속적인 전원 공급 없이도 논리 구성이 유지된다.
• 저전압 도메인 월드 이동 기반 스핀 토크 스위치는 최소한의 에너지 소비로 고속 임계 처리를 가능하게 한다.
• 초저전압 스윙 작동을 하는 저항성 인터커넥트의 통합은 다단계 MTL 설계에서 동적 전력을 감소시킨다.
• 아키텍처는 완전히 파이프라인화된 재구성 가능한 계산 블록을 지원하여 고성능과 프로그래머블성을 실현한다.
• 초저전력, 확장 가능하며 비가역성 논리 시스템을 위한 실현 가능한 길을 제시한다.