[논문 리뷰] Ultrafast Temperature Profile Calculation in Ic Chips

Travis Kemper, Zhang, Y.외 2명|ArXiv.org|2007. 09. 12.

3D IC and TSV technologies참고 문헌 7인용 수 5

한 줄 요약

이 논문은 IC 칩 내에서 초고속 온도 프로파일 계산을 위한 행렬 컨볼루션 기반 방법인 '파워 블러링'을 소개한다. 실리콘 내의 열확산 효과와 중첩 원리를 활용하여 유한요소분석(FEA) 계산 시간의 0.1% 이내로 1도 이내의 정확도를 달성함으로써, IC 설계 최적화 워크플로우에서 실시간 열분석을 가능하게 한다.

ABSTRACT

One of the crucial steps in the design of an integrated circuit is the minimization of heating and temperature non-uniformity. Current temperature calculation methods, such as finite element analysis and resistor networks have considerable computation times, making them incompatible for use in routing and placement optimization algorithms. In an effort to reduce the computation time, we have developed a new method, deemed power blurring, for calculating temperature distributions using a matrix convolution technique in analogy with image blurring. For steady state analysis, power blurring was able to predict hot spot temperatures within 1 degree C with computation times 3 orders of magnitude faster than FEA. For transient analysis the computation times where enhanced by a factor of 1000 for a single pulse and around 100 for multiple frequency application, while predicting hot spot temperature within about 1 degree C. The main strength of the power blurring technique is that it exploits the dominant heat spreading in the silicon substrate and it uses superposition principle. With one or two finite element simulations, the temperature point spread function for a sophisticated package can be calculated. Additional simulations could be used to improve the accuracy of the point spread function in different locations on the chip. In this calculation, we considered the dominant heat transfer path through the back of the IC chip and the heat sink. Heat transfer from the top of the chip through metallization layers and the board is usually a small fraction of the total heat dissipation and it is neglected in this analysis.

연구 동기 및 목표

• 유한요소분석(FEA) 및 저항망 모델과 같은 전통적인 열분석 방법의 계산 병목 현상을 해결하기 위해.
• 라우팅 및 배치 최적화 과정에서 실시간 열 평가를 가능하게 하기 위해 계산 시간을 극도로 단축시키기 위해.
• 자동화된 설계 워크플로우와 호환되면서도 높은 정확도를 유지하는 방법을 개발하기 위해.
• 실리콘 기판과 백사이드 히트싱크를 통한 주요 열확산 현상을 활용하여 열모델링을 단순화하기 위해.
• 복잡한 IC 패ckages의 정 steady-state 및 일시적 열분석에 대해 확장 가능한 솔루션을 제공하기 위해.

제안 방법

• 열확산을 이미지 블러링과 유사하게 모델링하기 위해 행렬 컨볼루션을 적용하며, 전력 소산이 입력 신호로 작용하고 온도가 블러된 출력으로 나타난다.
• 중첩 원리를 활용하여, 전력 지도를 사전에 계산된 점확산함수(PSF)와 컨볼루션하여 온도 분포를 계산한다.
• IC 패키지의 FEA 시뮬레이션 1~2회를 통해 주요 열전달 경로(기판 및 히트싱크를 통한 경로)를 캡처한 PSF를 생성한다.
• 메탈라이제이션, PCB 등 상부 표면의 열경로는 총 열손실에 기여가 미미하므로 무시한다.
• 전체 시뮬레이션을 재실행하지 않고도 어떤 전력 분포 패턴에 대해서도 PSF를 사용해 칩 전반의 온도를 예측한다.
• 적절한 임펄스 응답을 사용해 시간 도메인 컨볼루션을 적용함으로써 일시적 분석으로도 방법을 확장한다.

실험 결과

연구 질문

• RQ1 IC 설계 자동화 도구에 통합될 수 있을 정도로 초고속이면서도 충분히 정확한 열분석 방법을 개발할 수 있는가?
• RQ2 실리콘 내의 열확산과 중첩 원리를 활용할 경우 정확도를 훼손하지 않으면서 열모델링을 얼마나 단순화할 수 있는가?
• RQ3 정상상태 및 일시적 열프로파일에 대해 파워 블러링 방법이 FEA 대비 계산 시간과 정확도 측면에서 어떻게 비교되는가?
• RQ4 단일 또는 소수의 FEA 시뮬레이션으로 생성된 재사용 가능한 PSF가 다양한 IC 레이아웃에 대해 정확한 열거동을 모델링할 수 있는가?
• RQ5 상부 표면 열경로를 무시할 경우 전체 온도 예측 정확도에 어떤 영향을 미치는가?

주요 결과

• 파워 블러링은 정상상태 분석에서 핫스팟 온도 예측에 대해 1도 이내의 정확도를 달성하여 FEA 결과와 일치시켰다.
• 정상상태 시뮬레이션에서 계산 시간이 3개 지수 정도 감소(1000배 빠름)되었다.
• 단일 펄스 일시적 분석에서는 계산 속도가 1000배 향상되었으며, 유사한 정확도를 확보하였다.
• 다중주기 일시적 응용에 대해서도 메서드는 FEA 대비 100배 빠르게 유지되었으며, 핫스팟 온도 예측 오차는 <1°C 이내였다.
• 다른 칩 위치에서 추가 FEA 시뮬레이션을 통해 PSF를 정밀하게 조정함으로써 메서드의 정확도를 추가로 향상시킬 수 있었다.
• 칩의 백사이드를 통한 주요 열전달 경로와 히트싱크가 열거동을 정확히 모델링하는 데 충분했으며, 이는 상부 경로를 무시하는 것이 타당하다는 것을 검증하였다.