[논문 리뷰] Understanding Reduced-Voltage Operation in Modern DRAM Chips: Characterization, Analysis, and Mechanisms

Kevin K. Chang, A. Giray Yağlıkçı외 8명|arXiv (Cornell University)|2017. 05. 29.

Parallel Computing and Optimization Techniques참고 문헌 104인용 수 6

한 줄 요약

이 논문은 메모리 집약적 워크로드 전반에서 평균 1.8%의 성능 손실로 10.5% 평균 DRAM 에너지 절감과 7.3% 시스템 에너지 절감을 달성하면서, 동적으로 핵심 DRAM 연산(활성화, 복구, 프리차지)의 지연을 늘림으로써 명목 수준 이하로 DRAM 공급 전압을 극적으로 낮추는 Voltron이라는 메커니즘을 제안한다.

ABSTRACT

The energy consumption of DRAM is a critical concern in modern computing systems. Improvements in manufacturing process technology have allowed DRAM vendors to lower the DRAM supply voltage conservatively, which reduces some of the DRAM energy consumption. We would like to reduce the DRAM supply voltage more aggressively, to further reduce energy. Aggressive supply voltage reduction requires a thorough understanding of the effect voltage scaling has on DRAM access latency and DRAM reliability. In this paper, we take a comprehensive approach to understanding and exploiting the latency and reliability characteristics of modern DRAM when the supply voltage is lowered below the nominal voltage level specified by DRAM standards. Using an FPGA-based testing platform, we perform an experimental study of 124 real DDR3L (low-voltage) DRAM chips manufactured recently by three major DRAM vendors. We find that reducing the supply voltage below a certain point introduces bit errors in the data, and we comprehensively characterize the behavior of these errors. We discover that these errors can be avoided by increasing the latency of three major DRAM operations (activation, restoration, and precharge). We perform detailed DRAM circuit simulations to validate and explain our experimental findings. We also characterize the various relationships between reduced supply voltage and error locations, stored data patterns, DRAM temperature, and data retention. Based on our observations, we propose a new DRAM energy reduction mechanism, called Voltron. The key idea of Voltron is to use a performance model to determine by how much we can reduce the supply voltage without introducing errors and without exceeding a user-specified threshold for performance loss. Voltron reduces the average system energy by 7.3% while limiting the average system performance loss to only 1.8%, for a variety of workloads.

연구 동기 및 목표

• 현대 컴퓨팅 시스템, 특히 데이터 센터와 모바일 플랫폼에서 DRAM 에너지 소비라는 핵심 과제를 해결한다.
• 명목 수준 이하로 DRAM 공급 전압을 낮추는 것이 신뢰성, 지연, 데이터 유지 시간에 미치는 영향을 조사한다.
• 실제 DDR3L DRAM 칩에서 전압 스케일링, 오류율, 운영 지연 간의 상호 상관 관계를 규명한다.
• 데이터 무결성이나 과도한 성능 손실 없이도 극적인 전압 스케일링을 가능하게 하는 실용적인 메커니즘을 개발한다.
• 성능 제약 조건을 기반으로 전압 스케일링을 최적화하는 새로운 에너지 절감 메커니즘인 Voltron을 제안하고 평가한다.

제안 방법

• 세 업체에서 나온 124개의 실제 DDR3L 칩을 대상으로 FPGA 기반 테스트 플랫폼을 구축하여 DRAM 공급 전압을 정밀하게 제어하고 다양화한다.
• 감소된 전압 하에서 비트 오류, 오류 위치, 데이터 패턴, 온도 영향 및 데이터 유지 시간에 대한 광범위한 실험적 특성 분석을 수행한다.
• 활성화, 복구, 프리차지 연산의 지연을 늘임으로써 전압에 기인한 비트 오류가 제거됨을 규명한다.
• 다양한 전압 및 지연 설정에서의 시스템 성능 손실을 예측하기 위한 조각별 선형 성능 모델을 개발한다.
• 사용자가 정의한 임계값 이내에서 성능 손실을 유지할 수 있는 최저의 어레이 공급 전압을 동적으로 선택하는 Voltron을 설계한다.
• DRAM 어레이(감소)와 주변 회로부(명목) 간의 전압 스케일링을 분리하여 고주파 메모리 채널 주파수를 유지한다.

실험 결과

연구 질문

• RQ1 현대 DDR3L 칩에서 감소된 DRAM 공급 전압과 비트 오류 발생 시점 간의 관계는 무엇인가?
• RQ2 오류율은 감소된 공급 전압에 따라 어떻게 변화하며, 데이터 패턴, 온도, 오류 위치는 어떤 역할을 하는가?
• RQ3 기본 DRAM 연산(활성화, 복구, 프리차지)의 지연을 늘임으로써 전압에 기인한 오류를 제거할 수 있는가?
• RQ4 극적으로 DRAM 공급 전압을 낮출 경우 에너지 절감과 성능 손실 간의 최적의 트레이드오프는 무엇인가?
• RQ5 에너지 효율성과 성능 측면에서 기존의 동적 전압 및 주파수 스케일링(DVFS) 메커니즘에 비해 Voltron은 어떻게 비교되는가?

주요 결과

• 명목 수준 이하로 DRAM 공급 전압을 낮추면 비트 오류가 발생하며, 이 오류율은 최소 신뢰성 전압 $V_{\text{min}}$ 이하로 내려갈수록 지수적으로 증가한다.
• 활성화, 복구, 프리차지 연산의 지연을 늘임으로써 전압에 기인한 비트 오류가 제거되며, 이는 추가적인 전압 스케일링을 가능하게 한다.
• Voltron은 4코어 메모리 집약적 워크로드 전반에서 평균 DRAM 에너지 소비를 10.5% 절감하고 시스템 에너지를 7.3% 절감한다.
• Voltron로 인한 평균 시스템 성능 손실은 오직 1.8%이며, 대부분의 응용 프로그램에서 허용 가능한 수준 이내다.
• Voltron은 이전의 동적 전압 및 주파수 스케일링 메커니즘에 비해 에너지 효율성 측면에서 뚜렷이 뛰어나다.
• 본 연구에서는 오류 패턴이 저장된 데이터 패턴, 온도, DRAM 칩 내 물리적 위치에 민감하며, 특정 비트 위치와 고온 조건에서 오류 발생 확률이 더 높다는 것이 드러났다.