[논문 리뷰] Upper Bound Scalability on Achievable Rates of Batched Codes for Line Networks

Shenghao Yang, Jie Wang|arXiv (Cornell University)|2020. 01. 12.

Cooperative Communication and Network Coding참고 문헌 12인용 수 5

한 줄 요약

이 논문은 영역이 없는 이산 메모리 없는 채널(DMCs)을 갖는 선형 네트워크에서 배치 코드의 구현 가능한 속도에 대한 날카운 상계를 확립한다. 끝에서 끝까지의 전이 행렬을 블로커 및 유계 성분으로 분해하여 분석함으로써, 배치 코드의 경우 버퍼 크기가 일정할 때 네트워크 길이 L에 따라 구현 가능한 속도가 지수적으로 증가하고, 버퍼 크기가 ln ln L 비례로 증가할 경우 1/ln L 비례로 증가함을 증명한다—이것은 기존의 구현 가능성 결과와 일치하며 이러한 매개변수 조합에 대해 용량 스케일링의 격차를 완전히 해소한다.

ABSTRACT

The capacity of line networks with buffer size constraints is an open, but practically important problem. In this paper, the upper bound on the achievable rate of a class of codes, called batched codes, is studied for line networks. Batched codes enable a range of buffer size constraints, and are general enough to include special coding schemes studied in the literature for line networks. Existing works have characterized the achievable rates of batched codes for several classes of parameter sets, but leave the cut-set bound as the best existing general upper bound. In this paper, we provide upper bounds on the achievable rates of batched codes as functions of line network length for these parameter sets. Our upper bounds are tight in order of the network length compared with the existing achievability results.

연구 동기 및 목표

• 버퍼 크기 제약 조건이 있는 선형 네트워크에서의 배치 코드에 대해 기존의 상계와 구현 가능성 결과 사이의 격차를 해소하기 위해.
• 유한 알파벳 DMCs를 갖는 배치 코드의 구현 가능한 속도의 기본적 스케일링 특성을 규명하기 위해.
• 주요 매개변수 영역에서 알려진 구현 가능성 결과의 주요 순서와 일치하는 날카운 상계를 제공하기 위해.
• 대칭 채널을 초월하여, 약한 기술적 조건 하에 영역이 없는 용량을 갖는 일반 DMCs로 분석을 일반화하기 위해.

제안 방법

• 선형 네트워크의 끝에서 끝까지의 전이 행렬을 두 성분으로 분해: 하나는 통신 블로커를 기록하고, 다른 하나는 독립적으로 유계됨.
• 확률적 추론을 사용하여 한 배치 내 모든 채널 사용에서 공통 출력 기호가 발생할 확률을 상한으로 제시함. 이는 ε-표준 채널 하에서 공통 출력 기호가 양의 확률로 존재한다는 사실을 활용함.
• 재코딩 함수의 재귀적 구성 방식을 사용하여 홉 간의 내부 코드 행동을 모델링함. 최적성을 위해 결정론적 재코딩을 가정함.
• K개의 홉을 슈퍼채널로 묶는 블록 구조 분석을 통해, 입력 쌍 간의 공통 출력 기호에 관한 핵심 보조정리를 귀납적으로 적용함.
• εQ > 0인 채널의 경우, 모든 입력에 대해 높은 확률로 공통 출력 기호가 존재하므로, 특정 조건 하에서 균일한 출력 행동이 가능함을 활용함.
• 입력과 끝에서 끝까지의 출력 사이의 상호정보량에 대한 상계를 유도함으로써, 정보이론적 부등식을 통해 용량 상한을 도출함.

실험 결과

연구 질문

• RQ1 상수 버퍼 크기 조건 하에서 선형 네트워크의 배치 코드의 구현 가능한 속도가 네트워크 길이 L에 따라 지수적으로 증가할 수 있는가?
• RQ2 버퍼 크기가 O(ln ln L) 비례로 증가할 경우, 속도의 1/ln L 스케일링이 최적인지, 더 높은 속도를 달성할 수 있는가?
• RQ3 영역이 없는 용량을 갖는 DMCs 하에서 배치 코드에 대해 최소 컷 상한이 여전히 날카로운가, 아니면 더 날카운 일반 상한을 도출할 수 있는가?
• RQ4 표준 채널(BSC, BEC 등)에서의 상한 분석을 일반 DMCs로 확장할 수 있는가, 영역이 없는 용량을 갖는 경우에 대해?

주요 결과

• 내부 블록 길이 N이 O(1)일 경우, 구현 가능한 속도 CL은 O((1−ε|Qin|N)L)로 표현되며, 이는 네트워크 길이 L에 따라 지수적으로 감소함을 시사함.
• 배치 크기 M이 O(1)이고 내부 블록 길이 N이 Θ(ln L)일 경우, 구현 가능한 속도 CL은 O(1/ln L)로 표현되며, 이는 기존의 구현 가능성 결과와 동일한 순서를 가짐.
• 배치 크기 M과 내부 블록 길이 N이 모두 Ω(ln L)일 경우, 구현 가능한 속도 CL은 O(1)로 표현되며, 이는 일정 속도 스케일링을 의미함.
• 모든 링크에서 εQℓ ≥ ε > 0를 만족하는 일반 DMCs의 경우, N = O(1)일 때 상한 CL = O((1−ε′)L)이 성립하며, M = O(1)이고 N = Θ(ln L)일 경우 CL = O(1/ln L)임을 증명함.
• 유도된 상한은 기존의 구현 가능성 결과와 순서가 일치하므로, 연구된 영역에서 배치 코드의 날카운 용량 스케일링을 확립함.
• 버퍼 크기가 일정할 경우 속도의 지수 감소는 피할 수 없으며, 버퍼 크기가 ln ln L 비례로 증가할 경우 1/ln L 스케일링이 최적임을 확인함.