[논문 리뷰] Verifying Sequential Consistency on Shared-Memory Multiprocessors by Model Checking

Shaz Qadeer|ArXiv.org|2001. 08. 25.

Formal Methods in Verification참고 문헌 15인용 수 8

한 줄 요약

이 논문은 고정된 수의 프로세서와 메모리 위치를 가진 공유 메모리 복수 프로세서 시스템에서 순차 일관성의 검증을 위해 신뢰성 있고 완전한 모델 체킹 알고리즘을 제안한다. 이 알고리즘은 임의의 데이터 값에 대해 적용 가능하며, 실제 시스템에서 흔히 나타나는 인과성과 데이터 독립성의 특성을 활용하여 검증 문제를 쓰기 순서 일관성 검증으로 환원함으로써 수동으로 증거(total order)를 구성하지 않고도 완전히 자동화된 검증을 가능하게 한다.

ABSTRACT

The memory model of a shared-memory multiprocessor is a contract between the designer and programmer of the multiprocessor. The sequential consistency memory model specifies a total order among the memory (read and write) events performed at each processor. A trace of a memory system satisfies sequential consistency if there exists a total order of all memory events in the trace that is both consistent with the total order at each processor and has the property that every read event to a location returns the value of the last write to that location. Descriptions of shared-memory systems are typically parameterized by the number of processors, the number of memory locations, and the number of data values. It has been shown that even for finite parameter values, verifying sequential consistency on general shared-memory systems is undecidable. We observe that, in practice, shared-memory systems satisfy the properties of causality and data independence. Causality is the property that values of read events flow from values of write events. Data independence is the property that all traces can be generated by renaming data values from traces where the written values are distinct from each other. If a causal and data independent system also has the property that the logical order of write events to each location is identical to their temporal order, then sequential consistency can be verified algorithmically. Specifically, we present a model checking algorithm to verify sequential consistency on such systems for a finite number of processors and memory locations and an arbitrary number of data values.

연구 동기 및 목표

• 일반적으로는 결정 불가능한 공유 메모리 복수 프로세서 시스템에서 순차 일관성 검증 문제를 해결하는 것 — 이는 유한한 매개변수 값 조건에서도 마찬가지로 결정 불가능하다.
• 알고리즘적 검증이 가능하게 하는 실용적인 가정, 즉 인과성과 데이터 독립성을 규명하는 것.
• 수동으로 증거 총순서를 구성하는 것을 피하는 자동 모델 체킹 방법을 개발하는 것 — 검증 노력의 감소를 목표로 한다.
• 프로세서와 메모리 위치의 수를 고정하고 임의의 데이터 값에 대해 검증이 가능하게 하여 디버깅에 적합한 확장성을 확보하는 것.
• 더 복잡한 검증 작업에 앞서 캐시 일관성 프로토콜을 형식적 보장과 함께 검증할 수 있는 기반을 제공하는 것.

제안 방법

• 인과성의 성질을 활용: 모든 읽기 이벤트는 이전의 쓰기 이벤트 또는 초기 값으로부터 읽어야 하며, 이는 쓰기에서 데이터 흐름이 보장됨을 의미한다.
• 데이터 독립성 활용: 프로토콜 동작은 데이터 값의 이름 변경에 대해 불변이므로, 서로 다른 값이 쓰인 명확한 실행 경로에서 분석이 가능하다.
• 증거 총순서 문제를 각 메모리 위치별 쓰기 이벤트에 대한 총순서로 환원함으로써, 모든 이벤트에 대한 부분순서를 유도한다.
• 유도된 부분순서가 로컬 프로세서 순서와 일관되며 순차 일관성 조건을 만족하는지 검증하는 모델 체커를 구축한다.
• 프로세서와 위치의 대칭성 가정을 적용하여 모델 체킹 보조정리의 수를 지수적 수준에서 min(n, m)으로 감소시켜 확장성을 향상시킨다.
• 원자적 읽기/쓰기 이벤트에 적용되며, 요청 순서가 응답 순서와 일치하는 경우 요청-응답 모델로의 확장도 가능하다.

실험 결과

연구 질문

• RQ1 고정된 수의 프로세서와 메모리 위치를 가진 공유 메모리 시스템에서 임의의 데이터 값에 대해 순차 일관성이 자동으로 검증 가능한가?
• RQ2 순차 일관성 검증의 결정 불가능성이 어떤 조건에서 결정 가능해지는가?
• RQ3 인과성과 데이터 독립성을 활용하여 수동으로 구성한 시리얼라이저 또는 증거 생성기를 제거할 수 있는가?
• RQ4 프로세서와 메모리 위치의 대칭성을 어떻게 활용하여 모델 체킹의 상태 공간을 줄일 수 있는가?
• RQ5 무한 저장소나 복잡한 유한 상태 기계 없이도 신뢰성 있고 완전한 검증을 달성할 수 있는가?

주요 결과

• 논문은 인과성과 데이터 독립성을 만족하는 공유 메모리 시스템에서 고정된 n과 m, 임의의 v에 대해 순차 일관성이 알고리즘적으로 검증 가능하다고 규명한다.
• 이 방법은 신뢰성 있고 완전하므로, 유일하게 순차 일관성 있는 추적만을 정확히 식별한다.
• 각 위치별 쓰기 이벤트 순서에 집중함으로써, 무한히 증가하는 이력 추적을 피함으로써 일반적인 검증에서 핵심 장애물이 되는 문제를 해결한다.
• 대칭성 가정을 활용함으로써 필요한 모델 체킹 보조정리의 수를 n과 m에 대해 지수적 수준에서 min(n, m)으로 감소시켜 효율성을 크게 향상시켰다.
• 기존의 시리얼라이저 기반 모델 체킹 방법에 비해 자동화 수준과 상태 공간 오버헤드 측면에서 뛰어난 성능을 보였다.
• 쓰기 순서 결정이 값 읽기 이전에 가능하다면 레이지 캐싱과 같은 프로토콜로의 확장도 가능하므로, 광범위한 적용 가능성을 보여준다.