[논문 리뷰] Virtual Secure Platform: A Five-Stage Pipeline Processor over TFHE

Kotaro Matsuoka, Ryotaro Banno외 3명|arXiv (Cornell University)|2020. 10. 19.

Cryptography and Data Security참고 문헌 33인용 수 4

한 줄 요약

이 논문은 TFHE 완전호모모르픽 암호화 기반의 첫 번째 종합적이고 오픈소스이며 다중 옵코드 일반 목적 프로세서인 가상 보안 플랫폼(VSP)을 제안한다. 이는 보안 계산 이식을 가능하게 한다. 다섯 단계 파이프라인 프로세서, 고유의 명령어 집합 아키텍처(CAHPv3), 최적화된 CMUX 메모리 구조를 통합함으로써 VSP는 지연 시간이 1초 미만으로, 이전 최고 성능 기록인 FURISC보다 1,600배 빠르게 구현되었으며, 임의의 C 프로그램을 클라우드 환경에서 보안적으로 실행할 수 있는 실용성을 입증한다.

ABSTRACT

We present Virtual Secure Platform (VSP), the first comprehensive platform that implements a multi-opcode general-purpose sequential processor over Fully Homomorphic Encryption (FHE) for Secure Multi-Party Computation (SMPC). VSP protects both the data and functions on which the data are evaluated from the adversary in a secure computation offloading situation like cloud computing. We proposed a complete processor architecture with a five-stage pipeline, which improves the performance of the VSP by providing more parallelism in circuit evaluation. In addition, we also designed a custom Instruction Set Architecture (ISA) to reduce the gate count of our processor, along with an entire set of toolchains to ensure that arbitrary C programs can be compiled into our custom ISA. In order to speed up instruction evaluation over VSP, CMUX Memory based ROM and RAM constructions over FHE are also proposed. Our experiments show that both the pipelined architecture and the CMUX Memory technique are effective in improving the performance of the proposed processor. We provide an open-source implementation of VSP which achieves a per-instruction latency of less than 1 second. We demonstrate that compared to the best existing processor over FHE, our implementation runs nearly 1,600$ imes$ faster.

연구 동기 및 목표

• 신뢰할 수 없는 클라우드 서버로부터 데이터와 코드를 모두 보호할 수 있는 실용적이고 일반 목적의 보안 계산 이식 플랫폼 부족 문제를 해결하기 위해.
• TFHE 기반 프로세서의 성능 저하 문제를 해결하기 위해 TFHE에 맞는 하드웨어 인식 최적화를 도입하기 위해.
• 고유의 명령어 집합 아키텍처와 완전한 컴파일러 툴체인을 통해 임의의 C 프로그램을 보안적 호모모르픽 실행 환경으로 컴파일할 수 있도록 하기 위해.
• 실제 구현에서 지연 시간이 1초 미만인 성능을 달성함으로써 보안 계산 이식이 실용적일 수 있음을 입증하기 위해.

제안 방법

• TFHE 기반으로 다섯 단계 파이프라인 아키텍처를 설계하여 병렬 처리를 증가시키고 명령어 지연 시간을 감소시키기 위해.
• 게이트 수를 최소화하고 호모모르픽 평가 효율을 향상시키기 위해 고유의 명령어 집합 아키텍처(CAHPv3)를 설계하기 위해.
• TFHE의 계층적 호모모르픽 암호화 방식을 활용해 메모리 액세스 속도를 향상시키기 위해 ROM 및 RAM용 CMUX 메모리 구조를 개발하기 위해.
• 표준 C 프로그램을 CAHPv3 기계어 코드로 컴파일할 수 있도록 LLVM 기반 컴파일러 툴체인을 구축하기 위해.
• AWS p3.8xlarge 인스턴스에서 전체 스택을 구현하고 벤치마킹하여 종단 간 성능을 평가하기 위해.
• 장기적인 계산 중 노이즈 증가를 관리하고 정확성을 유지하기 위해 부트스트랩핑을 사용하기 위해.

실험 결과

연구 질문

• RQ1 일반 목적의 다중 옵코드 프로세서가 FHE 기반에서 효율적으로 구현되어 보안 계산 이식이 가능할 수 있는가?
• RQ2 파이프라인 처리와 메모리 최적화는 FHE 기반 프로세서에서 지연 시간을 어떻게 감소시킬 수 있는가?
• RQ3 고유의 명령어 집합 아키텍처와 컴파일러 툴체인은 호모모르픽 실행에서 게이트 수를 얼마나 줄이고 성능을 향상시킬 수 있는가?
• RQ4 현재 하드웨어 제약 조건을 고려할 때 FHE를 사용해 보안 계산 이식의 실용적 성능을 달성할 수 있는가?

주요 결과

• VSP는 지연 시간이 1개 명령어당 0.8초로, 이전 최고 성능 기록인 FURISC보다 1,600배 빠르게 성능을 확보하였다.
• 다섯 단계 파이프라인 아키텍처는 회로에서 여러 명령어를 동시에 평가할 수 있도록 해 병목 현상을 줄이고 처리량을 크게 향상시켰다.
• CMUX 메모리 구조는 TFHE의 계층적 호모모르픽 암호화 방식을 효율적으로 활용해 메모리 액세스 지연 시간을 감소시켰다.
• 오픈소스 VSP 구현은 LLVM 기반 컴파일러 스택과 고유의 CAHPv3 명령어 집합 아키텍처를 통해 전체 C 언어 프로그램을 지원한다.
• 키 생성 과정, 특히 부트스트랩 키 생성이 가장 오래 걸리며, AWS p3.8xlarge에서 약 55초가 소요되지만, 재사용을 통해 통신 비용을 줄일 수 있다.
• 수직 팩킹이 불가능하여 RAM 크기가 약 1,024배 더 크지만(ROM 대비), 전체 시스템은 많은 워크로드에 대해 여전히 실용적이다.