[논문 리뷰] Well-Posed Models of Memristive Devices

Tianshi Wang, Jaijeet Roychowdhury|arXiv (Cornell University)|2016. 05. 15.

Advanced Memory and Neural Computing참고 문헌 35인용 수 26

한 줄 요약

이 논문은 RRAM 및 CBRAM와 같은 막저항 소자에 대해 수학적으로 잘 정의된, 시뮬레이션에 적합한 단순화 모델을 구축하기 위한 프레임워크를 제안한다. 이는 부드럽고 유한한 상태 동역학을 통해 수학적 잘 정의됨을 보장한다. 연속적인 기본 함수와 클리핑 함수를 사용하는 통합 모델 템플릿을 도입하여 필라멘트 길이에 물리적 한계를 강제함으로써, SPICE 유사 도구에서 DC, 일시적, 고조파 균형 시뮬레이션에 대한 강력한 성능을 달성한다.

ABSTRACT

Existing compact models for memristive devices (including RRAM and CBRAM) all suffer from issues related to mathematical ill-posedness and/or improper implementation. This limits their value for simulation and design and in some cases, results in qualitatively unphysical predictions. We identify the causes of ill-posedness in these models. We then show how memristive devices in general can be modelled using only continuous/smooth primitives in such a way that they always respect physical bounds for filament length and also feature well-defined and correct DC behaviour. We show how to express these models properly in languages like Verilog-A and ModSpec (MATLAB). We apply these methods to correct previously published RRAM and memristor models and make them well posed. The result is a collection of memristor models that may be dubbed "simulation-ready", i.e., that feature the right physical characteristics and are suitable for robust and consistent simulation in DC, AC, transient, etc., analyses. We provide implementations of these models in both ModSpec/MATLAB and Verilog-A.

연구 동기 및 목표

• 기존 막저항 단순화 모델에서 널리 퍼져 있는 잘못 정의된 문제를 해결함으로써, 유일하지 않거나 불연속적이거나 발산하는 시뮬레이션 결과를 방지한다.
• 모든 모델 출력이 극단적 또는 물리적으로 비현실적인 조건을 포함한 모든 편압 조건에서 고유하고 연속적이며 매끄럽게 변화하도록 보장한다.
• 오버플로우를 방지하고 통합 중에 물리적 한계를 강제하기 위해 필라멘트 길이(0에서 l 사이)에 대한 엄격한 물리적 한계를 부드러운 클리핑 함수를 사용하여 강제한다.
• 이중성 및 단극성 RRAM, CBRAM, SiOx 기반 막저항 소자와 같은 다양한 막저항 소자에 적용 가능한 일반적이고 확장 가능한 모델링 프레임워크를 개발한다.
• 즉시 회로 설계 및 분석 도구에서 사용할 수 있도록, Verilog-A 및 ModSpec/MATLAB에서 검증된, 시뮬레이션에 적합한 구현을 제공한다.

제안 방법

• 하이브리드 또는 불연속적 공식화 없이 히스테리시스를 정확히 포착하기 위해 내부 상태 변수와 은닉 미분 방정식을 기반으로 한 모델 템플릿을 제안한다.
• 기존 모델에서 불연속적이거나 조각별 함수를 대체하기 위해 부드럽고 연속적인 함수(예: 시그모이드 또는 다항식 근사)를 사용하여 미분 가능성과 수치적 안정성을 확보한다.
• 필라멘트 길이 상태 변수를 [0, l] 내에서 제한하기 위해 클리핑 함수 기법을 적용하여 통합 중 오버플로우를 방지하고 물리적 한계를 강제한다.
• 기존 RRAM 및 막저항 모델(예: VTEAM, Yakopcic)을 새로운 템플릿을 사용하여 재구성하여, 비연속성과 경계 문제를 수정한다.
• 수정된 모델을 Verilog-A 및 ModSpec/MATLAB 모두에 구현하여 표준 SPICE 유사 시뮬레이터와의 호환성을 확보하고, DC, 일시적, PSS(주기적 정 steady 상태) 분석을 지원한다.
• 오scillator 회로 시뮬레이션을 통한 검증을 통해, 시간 도메인과 주파수 도메인 양쪽에서 여러 분석 유형에서 정상적인 동작을 보여준다.

실험 결과

연구 질문

• RQ1 기존 막저항 소자에 대한 단순화 모델이 DC 및 일시적 시뮬레이션에서 실패하는 이유는 무엇이며, 그 잘못 정의의 근본 원인은 무엇인가?
• RQ2 불연속적이거나 하이브리드 공식화 없이, 연속적이고 미분 가능한 방정식을 사용하여 막저항 소자의 히스테리시스를 어떻게 정확히 모델링할 수 있는가?
• RQ3 내부 상태(필라멘트 길이)가 [0, l] 내에서 통합 중에 항상 유한하게 유지되도록 보장하기 위해 어떤 수학적 및 수치적 기법을 사용할 수 있는가? 이 과정에서 불연속성을 유도하지 않도록 하는가?
• RQ4 다양한 막저항 소자 유형(예: RRAM, CBRAM, 단극성)을 지원하는 통합 모델링 프레임워크를 개발할 수 있으며, 모든 시뮬레이션 모드에서 일관되고 강력한 동작을 보장할 수 있는가?
• RQ5 기존의 결함이 있는 모델을 제안된 프레임워크를 사용하여 얼마나 잘 수정할 수 있으며, 물리적 의도를 유지하면서도 시뮬레이션 신뢰성을 향상시킬 수 있는가?

주요 결과

• 제안된 프레임워크는 불연속 함수를 부드럽고 유한한 기본 함수로 대체함으로써 잘못 정의된 막저항 모델을 잘 정의된 모델로 성공적으로 전환한다.
• 클리핑 함수의 사용으로 인해 모든 입력 조건에서 필라멘트 길이가 [0, l] 내에 유지되어 수치적 발산과 비물리적 행동을 완전히 제거한다.
• 5개의 f1_switch 및 6개의 f2_switch 함수 조합으로 유도된 총 30개의 모델이 모두 정확한 DC 동작을 보이며, 음성 편압에서는 0, 양성 편압에서는 l을 출력한다.
• 모델들은 DC, 일시적, 주기적 정상 상태(PSS) 시뮬레이션과 호환되며, 시간 도메인과 주파수 도메인 양쪽에서 오시레이터 회로 시뮬레이션을 통해 검증되었다.
• 특히 f1_switch=5, f2_switch=6 버전의 수정된 모델은 원래 RRAM 모델의 동작을 재현하지만, 더 뛰어난 수치적 안정성과 수렴성을 확보한다.
• 이 프레임워크를 통해 임계 전압(예: v_on, v_off)을 0 또는 같은 부호로 조정함으로써 단극성 RRAM 소자의 강력한 시뮬레이션을 가능하게 하여, 이중성 모델을 초월한 적용 범위를 넓혔다.