[논문 리뷰] 3D Technologies for Large Area Trackers

G. Deptuch, Ulrich Heintz외 9명|arXiv (Cornell University)|2013. 07. 16.

Particle Detector Development and Performance참고 문헌 12인용 수 5

한 줄 요약

이 논문은 2020년대에 100m² 이상의 대형 면적, 고수율의 픽셀 트래킹 검출기를 구현하기 위해 웨이퍼 스케일 3D 통합 기술을 활용한 확장 가능하고 저비용의 제조 방법을 제안한다. 이는 Through-Silicon-Via (TSV) 및 Direct Bond Interconnect (DBI) 기술을 통해 활성 에지 센서와 리드아웃 칩을 통합함으로써 실현되며, 정밀 피치 뱅크 봉합을 제거하고 실리콘 기반의 후면 인터커넥트를 가능하게 하여 질량을 감소시키고 전기적 성능을 향상시키며, 모듈식 타일 조립을 가능하게 한다. 이로 인해 1cm²당 약 $10의 비용으로 예측 가능하다.

ABSTRACT

We describe technologies which can be developed to produce large area, low cost pixelated tracking detec- tors. These utilize wafer-scale 3D electronics and sensor technologies currently being developed in industry. This can result in fully active sensor/readout chip tiles which can be assembled into large area arrays with good yield and minimal dead area. The ability to connect though the bulk of the device can also provide better electrical performance and lower mass.

연구 동기 및 목표

• 차세대 콜라이더 실험을 위한 대형 면적(100m² 이상), 저비용, 고픽셀 트래킹 검출기 구축의 과제를 해결한다.
• 현재의 정밀 피치 뱅크 봉합 기술의 한계, 즉 높은 비용, 수율 손실, 가장자리 효과 및 배선 봉합으로 인한 사각지대를 극복한다.
• 3D 통합 회로와 활성 에지 센서를 활용한 완전히 활성화된 센서/리드아웃 타일을 통해 사각지대를 최소화하고 전기적 성능을 향상시킨다.
• 고수율과 저비용 생산을 위한 대형 면적 배열 제작을 위한 확장 가능한 모듈식 제조 기술—예: DBI 봉합, 후처리 터널링, 디스커넥션 봉합—을 개발한다.
• 200mm 센서 웨이퍼와 배치 활성 에지 공정을 활용하여 2020년대에 약 $10/cm²의 비용 목표와 80% 이상의 수율을 달성한다.

제안 방법

• 실리콘 기반 두께를 관통하는 수직 인터커넥트를 가능하게 하여 인덕턴스와 커패시턴스를 감소시키기 위해, Through-Silicon-Vias (TSVs)를 활용한 3D 통합 회로(3DIC) 기술을 사용한다.
• 고수율과 저비용의 웨이퍼 간 봉합을 가능하게 하여 정밀 피치 후면 뱅크 봉합을 실현하기 위해, Direct Bond Interconnect (DBI) 산화물 봉합 기술을 적용한다.
• 깊은 반응성 이온 에칭을 활용해 도핑된 측벽을 가진 수직 터널을 형성함으로써, 다이싱 손상으로 인한 전하 방출을 제거하고 가장자리 사각지대를 감소시키기 위해 활성 에지 센서 기술을 적용한다.
• DBI 봉합을 통해 센서와 ROIC 웨이퍼를 결합한 후, 선택적 그라인딩, 에칭 및 싱귤레이션 공정을 통해 개별 활성 타일을 분리함으로써 모듈식 타일을 제작한다.
• 공정 유연성 향상을 위해 표준 센서에 후처리 터널링을 적용하거나, TSV를 장착한 ROIC를 사용한 디스커넥션 봉합과 같은 대안적 접근법을 탐색한다.
• DBI 봉합을 활용한 실리콘 인터포저를 사용하여 신호를 재분배하고, ROIC 피치와 호환 가능한 센서 영역을 최대 1cm 웨이퍼 가장자리에서 내측으로 확장할 수 있도록 한다.

실험 결과

연구 질문

• RQ1 DBI 봉합과 TSV를 활용한 3D 웨이퍼 스케일 통합은 기존의 뱅크 봉합 방식에 비해 대형 면적 픽셀 트래커의 비용을 낮추고 수율을 향상시킬 수 있는가?
• RQ2 활성 에지 센서는 대형 면적 검출기 모듈에서 가장자리 관련 전류 누설과 사각지대를 어느 정도 제거할 수 있는가?
• RQ3 사전 가공된 활성 에지 웨이퍼가 아닌 표준 센서에 후처리 터널링을 적용할 경우, 복잡한 SOI 웨이퍼 스택이 필요 없이도 동일한 성능을 달성할 수 있는가?
• RQ4 대형 면적 트래커 제작에서 전체 웨이퍼 스케일 통합에 비해 TSV를 장착한 디스커넥션 봉합의 비용과 수율 측면에서 어떤가?
• RQ5 대형 면적 배열에서 센서와 ROIC 피치를 분리하기 위해 DBI 봉합을 활용한 실리콘 인터포저의 실현 가능성과 성능은 어떠한가?

주요 결과

• DBI 봉합을 활용한 웨이퍼 스케일 3D 통합은 센서/리드아웃 통합 비용을 1cm²당 $0.04로 낮출 수 있으며, 고량산출 생산에서 약 90%의 수율을 예측할 수 있다.
• 도핑된 수직 터널 벽을 가진 활성 에지 센서는 가장자리 전류 방출을 감소시키고 최소한의 사각지대를 허용하여 센서 표면을 최대한 활용할 수 있도록 한다.
• Tezzaron/Global Foundries의 2T 0.13 µm 3D IC 공정은 1.2 µm 지름, 6 µm 깊이의 TSV를 활용하여 DBI 봉합 웨이퍼에서 양호한 정렬과 수율을 달성했지만, Cu-Cu 봉합에서는 정렬 문제로 어려움을 겪었다.
• 저온 깊은 반응성 이온 에칭과 원자층 증착을 활용한 표준 센서에 대한 후처리 터널링은 복잡한 SOI 웨이퍼 스택이 필요 없이도 저복잡도의 실현 가능한 대안을 제공한다.
• TSV를 장착한 디스커넥션 봉합은 양호한 디스커넥션 디스카운트를 활용할 수 있어, 전체 웨이퍼 스케일 경제의 부재에도 불구하고 수율 향상과 비용 절감에 기여할 수 있다.
• DBI 봉합을 활용한 인터포저 기반 배열은 웨이퍼 가장자리에서 최대 1cm 내측까지 센서 영역을 확보할 수 있어, 표준 리티큘럼 제한 타일보다 더 큰 활성 영역을 제공한다.