[논문 리뷰] A General Neural Network Hardware Architecture on FPGA

Yufeng Hao|arXiv (Cornell University)|2017. 11. 06.

Neural Networks and Applications참고 문헌 5인용 수 11

한 줄 요약

이 논문은 Xilinx ZU9CG FPGA SoC에 구현된 일반 목적 신경망 하드웨어 아키텍처를 제안하며, 맞춤형으로 구성 가능한 다량의 병렬 처리를 통해 딥 뉴럴 네트워크의 고성능 추론 및 훈련을 가능하게 한다. 이 설계는 네트워크 유형과 규모에 따라 동적으로 조정 가능하여, 최적화된 자원 활용도로 전방 및 역전파 실행을 효율적으로 수행한다.

ABSTRACT

Field Programmable Gate Arrays (FPGAs) plays an increasingly important role in data sampling and processing industries due to its highly parallel architecture, low power consumption, and flexibility in custom algorithms. Especially, in the artificial intelligence field, for training and implement the neural networks and machine learning algorithms, high energy efficiency hardware implement and massively parallel computing capacity are heavily demanded. Therefore, many global companies have applied FPGAs into AI and Machine learning fields such as autonomous driving and Automatic Spoken Language Recognition (Baidu) [1] [2] and Bing search (Microsoft) [3]. Considering the FPGAs great potential in these fields, we tend to implement a general neural network hardware architecture on XILINX ZU9CG System On Chip (SOC) platform [4], which contains abundant hardware resource and powerful processing capacity. The general neural network architecture on the FPGA SOC platform can perform forward and backward algorithms in deep neural networks (DNN) with high performance and easily be adjusted according to the type and scale of the neural networks.

연구 동기 및 목표

• FPGA에서 다양한 DNN 유형과 크기를 지원하는 재구성 가능한 신경망 하드웨어 아키텍처를 설계한다.
• FPGA의 병렬 처리 능력과 저전력 소비 특성을 활용하여 효율적인 딥 러닝 워크로드를 구현한다.
• FPGA SoC에서 높은 처리량과 낮은 지연 시간을 달성하기 위해 전방 및 역전파 알고리즘을 구현한다.
• 파rameter 재구성을 통해 다양한 신경망 아키텍처에 쉽게 적응할 수 있도록 아키텍처를 설계한다.
• FPGA를 확장성 있고 에너지 효율적인 AI 및 머신러닝 응용 프로그램 플랫폼으로 사용할 수 있음을 입증한다.

제안 방법

• 아키텍처는 Xilinx ZU9CG 시스템온칩(SoC)에 구현되었으며, 효율적인 계산을 위해 풍부한 DSP 및 BRAM 자원을 활용한다.
• 완전 연결 및 컨볼루션 레이어에서 행렬 곱셈과 활성화 함수를 처리하기 위해 파ip라인화되고 병렬적인 처리 프레임워크를 설계하였다.
• 전방 및 역전파 실행 모드 간 동적으로 전환 가능하여 추론과 훈련 모두를 지원한다.
• 사용자 정의 가능한 파라미터 인터페이스를 통해 네트워크 깊이, 너비 및 레이어 유형을 런타임에서 조정할 수 있다.
• 데이터 플로우 효율성을 최적화하기 위해 하드웨어 모듈을 최적화하여 메모리 액세스 지연 시간을 최소화하고 처리량을 극대화하였다.
• 처리 단위와 외부 메모리 간의 통신을 위해 AXI 인터페이스를 사용하여 고대역폭 데이터 전송을 가능하게 하였다.

실험 결과

연구 질문

• RQ1 다양한 DNN 워크로드를 위한 일반 목적의 신경망 하드웨어 아키텍처를 FPGA SoC에 효율적으로 매핑할 수 있는 방법은 무엇인가?
• RQ2 FPGA 기반 DNN 가속기에서 고성능과 저전력 소비를 달성하는 데 기여하는 아키텍처 선택은 무엇인가?
• RQ3 동일한 하드웨어 프레임워크가 최소한의 재구성으로 추론과 훈련을 모두 지원할 수 있는가?
• RQ4 제안된 아키텍처는 네트워크 크기와 유형의 변화에 어떻게 확장되는가?
• RQ5 현대적인 FPGA 플랫폼인 Xilinx ZU9CG에서 달성 가능한 처리량과 자원 활용도는 얼마인가?

주요 결과

• 제안된 아키텍처는 Xilinx ZU9CG FPGA SoC에서 딥 뉴럴 네트워크의 전방 및 역전파를 성공적으로 지원한다.
• 완전 연결 및 컨볼루션 레이어를 포함한 다양한 네트워크 아키텍처에 대해 동적 재구성을 통해 유연하게 적응 가능하다.
• 행렬 연산과 활성화 함수의 파이프라인화 및 병렬 처리를 통해 높은 계산 처리량을 달성하였다.
• DSP 슬라이스와 블록 램을 활용하여 저지연 시간 계산을 실현한 효율적인 자원 활용도를 보였다.
• 다양한 DNN 크기와 유형에 걸쳐 확장 가능한 배포를 지원하여 일반 목적의 적용 가능성을 확인하였다.
• 높은 에너지 효율성을 확보하여 자율 주행 및 음성 인식과 같은 실시간 AI 응용 분야에 적합함을 입증하였다.