[논문 리뷰] A High Speed Integrated Quantum Random Number Generator with on-Chip Real-Time Randomness Extraction

Francesco Regazzoni, Emna Amri외 4명|arXiv (Cornell University)|2021. 02. 11.

Neural Networks and Reservoir Computing인용 수 12

한 줄 요약

이 논문은 표준 CMOS 공정에서 구현된 최초의 통합 양자 난수 생성기(QRNG)를 제안하며, DC-편향 LED로 조명된 16,384개의 CMOS 단일광자 분열다이오드(SPAD)로 구성된 병렬 어레이를 사용한다. 칩은 400 Mbit/s의 처리량을 달성하고, 공통 집적된 논리 회로를 통한 온칩 실시간 난수 추출을 구현하여 낮은 전력(499 mW)과 높은 에너지 효율성(1.25 nJ/bit)을 확보하며, 양자 기원의 엔트로피를 제공함으로써 IoT 및 사이버-물리 시스템을 위한 확장 가능하고 안전하며 저전력의 TRNG를 실현한다.

ABSTRACT

The security of electronic devices has become a key requisite for the rapidly-expanding pervasive and hyper-connected world. Robust security protocols ensuring secure communication, device's resilience to attacks, authentication control and users privacy need to be implemented. Random Number Generators (RNGs) are the fundamental primitive in most secure protocols but, often, also the weakest one. Establishing security in billions of devices requires high quality random data generated at a sufficiently high throughput. On the other hand, the RNG should exhibit a high integration level with on-chip extraction to remove, in real time, potential imperfections. We present the first integrated Quantum RNG (QRNG) in a standard CMOS technology node. The QRNG is based on a parallel array of independent Single-Photon Avalanche Diodes (SPADs), homogeneously illuminated by a DC-biased LED, and co-integrated logic circuits for postprocessing. We describe the randomness generation process and we prove the quantum origin of entropy. We show that co-integration of combinational logic, even of high complexity, does not affect the quality of randomness. Our CMOS QRNG can reach up to 400 Mbit/s throughput with low power consumption. Thanks to the use of standard CMOS technology and a modular architecture, our QRNG is suitable for a highly scalable solution.

연구 동기 및 목표

• 퍼스널 컴퓨팅 및 IoT 환경에서 고처리량, 저전력, 안정적인 난수 생성의 핵심적 필요성을 해결한다.
• 고전적 TRNG의 취약성을 극복하기 위해 내재된 양자 난수를 활용하여 복제 불가능한 보안을 보장한다.
• 온칩 엔트로피 추출을 통해 외부 후처리를 제거하고 공격 표면을 최소화한 표준 CMOS 공정에서 완전히 통합된 확장 가능한 QRNG 아키텍처를 개발한다.
• 물리적 모델링과 온칩 추출을 통해 난수가 양자 기원임을 보장하고, 고전적 노이즈 및 하드웨어 결함에 대해 강건함을 확보한다.
• 복잡한 디지털 후처리가 양자 난수의 품질을 떨어뜨리지 않음을 입증하여 고집적화를 실현하면서도 보안을 손상시키지 않는다.

제안 방법

• DC-편향 LED로 조명된 16,384개의 독립적으로 작동하는 CMOS SPAD로 구성된 병렬 어레이를 양자 엔트로피 원천으로 활용하여 광자 탐지 사건을 생성한다.
• 시스템을 전송 확률이 η인 손실이 있는 광학 채널로 모델링하며, 광자 도착 시간은 포isson 분포를 따르고, 적어도 한 개 이상의 광자를 탐지할 경우 SPAD의 출력은 '1', 그렇지 않으면 '0'이 된다.
• 벡터-행렬 곱셈 기반의 두 가지 온칩 난수 추출기 구현: 고정형 추출기(A)는 사전에 생성된 하드코딩된 행렬을 사용하고, 구성 가능한 추출기(B)는 다양한 응용 요구사항에 대응한다.
• 엔트로피 원천과 추출기를 동일한 CMOS 칩에 공통 집적하여 실시간 온칩 난수 추출을 가능하게 하고 지연 시간과 사이드 채널 노출을 최소화한다.
• 물리적 모델링을 통해 양자 엔트로피를 정량화하고, 고전적 노이즈 및 하드웨어 결함이 난수의 양자 기원을 손상시키지 않음을 보장한다.
• 표준 통계 테스트(NIST, DIEHARD 등)를 원시 데이터 및 추출된 데이터에 적용하여 난수 기준을 충족함을 검증한다.

실험 결과

연구 질문

• RQ1 표준 CMOS 공정에서 온칩 실시간 난수 추출 기능을 갖춘 완전히 통합된 QRNG를 실현할 수 있는가?
• RQ2 SPAD 기반 엔트로피 원천과 복잡한 디지털 논리 회로를 공통 집적함으로써 양자 난수의 품질이 떨어지는가?
• RQ3 제안된 아키텍처는 낮은 비트당 에너지 소비를 유지하면서도 고처리량(≥400 Mbit/s)과 양자 기원 엔트로피를 달성할 수 있는가?
• RQ4 고전적 노이즈 및 하드웨어 결함 존재 하에서 온칩 추출기가 난수의 양자 성격을 얼마나 잘 유지하는가?
• RQ5 SPAD, LED, 디지털 논리 회로를 최소한의 면적 및 전력 오버헤드로 단일 칩에 통합할 수 있으며, IoT 및 임베디드 시스템의 확장 가능한 구현에 적합한가?

주요 결과

• 제작된 CMOS QRNG는 최대 400 Mbit/s의 처리량과 1.25 nJ/bit의 에너지 효율성으로, 대부분의 이전 CMOS 기반 TRNG를 뛰어넘는 성능을 보였다.
• 3.3 V 공급 전압에서 칩의 소비 전력은 단지 499 mW로, 저전력 휴대용 및 임베디드 응용 분야에 적합하다.
• 추출된 데이터 500 Mbit에 대해 NIST 및 DIEHARD 테스트를 실시한 결과, 모든 테스트에서 완전한 준수를 확인하였고, p-값은 균일하게 분포되었으며 실패 사례는 없었다.
• SPAD 어레이에서 얻은 원시 데이터는 NIST 테스트를 모두 통과하였으며, 예를 들어 선형 복잡도 테스트는 988/1000, 순차 테스트는 994/1000로, 추출 이전에도 고품질의 엔트로피를 확보하였다.
• 온칩 추출기(A 및 B)는 원시 데이터로부터 성공적으로 양자 난수를 추출하였으며, 두 추출기 모두 통계 테스트를 모두 통과하여 추출 논리의 효과성을 입증하였다.
• 마이크로그래프 상 칩 면적은 10 × 4.5 mm²이며, 고성능 CMOS 노드로의 전환을 통해 상당한 면적 감소가 가능할 것으로 예상되며, 이와 동시에 SPAD 성능 지표는 유지된다.