[논문 리뷰] A Race Track Trapped-Ion Quantum Processor

Steven A. Moses, Charles H. Baldwin외 94명|arXiv (Cornell University)|2023. 05. 05.

Quantum Information and Cryptography참고 문헌 109인용 수 19

한 줄 요약

논문은 32개의 큐빗을 갖춘 경주용 트랙(race-track) 모양의 trapped-ion QCCD 양자 프로세서(H2)를 소개하고, 시스템 수준 벤치마크(QV=2^16, 미러 벤치마킹, RCS)를 시연하며 확장 가능성 업그레이드에 대해 논의한다.

ABSTRACT

We describe and benchmark a new quantum charge-coupled device (QCCD) trapped-ion quantum computer based on a linear trap with periodic boundary conditions, which resembles a race track. The new system successfully incorporates several technologies crucial to future scalability, including electrode broadcasting, multi-layer RF routing, and magneto-optical trap (MOT) loading, while maintaining, and in some cases exceeding, the gate fidelities of previous QCCD systems. The system is initially operated with 32 qubits, but future upgrades will allow for more. We benchmark the performance of primitive operations, including an average state preparation and measurement error of 1.6(1)$ imes 10^{-3}$, an average single-qubit gate infidelity of $2.5(3) imes 10^{-5}$, and an average two-qubit gate infidelity of $1.84(5) imes 10^{-3}$. The system-level performance of the quantum processor is assessed with mirror benchmarking, linear cross-entropy benchmarking, a quantum volume measurement of $\mathrm{QV}=2^{16}$, and the creation of 32-qubit entanglement in a GHZ state. We also tested application benchmarks including Hamiltonian simulation, QAOA, error correction on a repetition code, and dynamics simulations using qubit reuse. We also discuss future upgrades to the new system aimed at adding more qubits and capabilities.

연구 동기 및 목표

• 확장 가능한 QCCD 양자 계산을 위한 새로운 경주 트랙 기하학적 트랩 설계를 시연한다.
• 게이트, 측정, 수송, 메모리 오류 전반에 걸친 H2 프로세서의 프리미티브 및 시스템 수준 성능을 벤치마크한다.
• 해밀토니안 시뮬레이션, QAOA, 오류 수정 시연, 그리고 큐빗 재사용에 의한 동역학을 통해 애플리케이션 관련 성능을 평가한다.
• 대규모 회로 성능을 정량화하기 위해 시스템 수준 벤치마크(미러 벤치마킹, 양자 용량, 임의 회로 샘플링)를 평가한다.
• 큐비트 수와 기능 확장을 목표로 하는 향후 하드웨어 업그레이드를 논의한다.

제안 방법

• 로딩 속도를 높이고 제어 복잡성을 줄이기 위해 RF 터널, 전극 방송, MOT 로딩을 포함한 트랩 설계를 설명한다.
• 양자 게이트와 SPAM을 위한 DG 게이트 존으로 QCCD 작동을 구현하고, Mølmer–Sørensen 2Q 게이트와 1Q 래퍼 펄스를 사용한다.
• 직선 벨트(conveyor-belt) 전극 방송을 사용하여 DC 제어 선을 최소화하고 스케일 가능한 큐빗 수송을 가능하게 한다.
• 171Yb+ 와 138Ba+ 이온의 2D MOT 기반 로딩과 상태 초기화를 위한 광펌핑을 사용한다.
• SPAM, 1Q/2Q RB, 누설, 간섭 등의 포괄적 구성요소 벤치마크와 시스템 수준 벤치마크(MB, QV, RCS)를 제공한다.
• 피드포워드 및 오류 수정 시뮬레이션을 위한 실시간 고전 컴퓨트와 함께 OpenQASM 2.0/QIR 워크플로우를 활용한다.

실험 결과

연구 질문

• RQ1 레이스 트랙 QCCD 기하학에서 달성 가능한 게이트 충실도와 SPAM 오류율은 무엇인가?
• RQ2 게이트 성능과 수송 효율을 유지하면서 H2 플랫폼의 큐빗 수가 어떻게 확장되는가?
• RQ3 이 아키텍처에서 시스템 수준 벤치마크(MB, QV, RCS)가 32 큐빗의 고깊이 회로를 달성할 수 있는가?
• RQ4 수송, 메모리, 게이팅 동안의 지배적 오차 원인은 무엇이며 큐빗 수에 따라 어떻게 스케일하는가?
• RQ5 이 설정에서 고전-양자 상호작용이 실시간 의사 결정 및 오류 수정 지원에 얼마나 효과적인가?

주요 결과

• 평균 상태 준비 및 측정 오차: 1.6(1) × 10^-3.
• 평균 단일 큐빗 게이트 불순도: 2.5(3) × 10^-5.
• 평균 이-qubit 게이트 불순도: 1.84(5) × 10^-3.
• 시스템 수준 벤치마크에서 양자 용량이 QV = 2^16까지 나타났다.
• GHZ 상태에서 32 큐빗 얽힘 생성 시연.
• 미러 벤치마킹은 N=32에서 게이트당 효과적 2Q 오차 ε_eff^2Q ≈ 2.6(2) × 10^-3로 나타나며 큐빗 수에 따라 증가하지 않음을 시사한다.
• QRC 벤치마크에는 QV=2^16, MB, RCS가 포함되며 선형 교차 엔트로피 충실도 측정이 제공된다.
• 해밀토니안 시뮬레이션, QAOA 및 큐빗 재사용을 포함한 오류 수정 시연을 시연했고, 확장 가능 업그레이드에 대해 논의했다.