[논문 리뷰] EOP: An Encryption-Obfuscation Solution for Protecting PCBs Against Tampering and Reverse Engineering

Zimu Guo, Xiaolin Xu외 2명|arXiv (Cornell University)|2019. 04. 20.

Physical Unclonable Functions (PUFs) and Hardware Security참고 문헌 10인용 수 4

한 줄 요약

EOP는 전용 제어 클럭 모듈을 통해 동기화되는 비선형 스트림 암호를 사용하여 칩 간 통신을 암호화함으로써, 저오버헤드이자 COTS 호환성 있는 프레임워크로서 PCB의 변조 및 역설계 공격으로부터 보호한다. 활성 변조를 고정밀도로 탐지하며, 추가 하드웨어 없이도 전체 보안 커버리지(SR-1에서 SR-4까지)를 달성했으며, Zynq SoC에서 검증되었고 데이터 오류가 없고 변조 탐지 기능이 뛰어나다.

ABSTRACT

PCBs are the core components for the devices ranging from the consumer electronics to military applications. Due to the accessibility of the PCBs, they are vulnerable to the attacks such as probing, eavesdropping, and reverse engineering. In this paper, a solution named EOP is proposed to migrate these threats. EOP encrypts the inter-chip communications with the stream cipher. The encryption and decryption are driven by the dedicated clock modules. These modules guarantee the stream cipher is correctly synchronized and free from tampering. Additionally, EOP also incorporates the PCB-level obfuscation for protection against reverse engineering. EOP is designated to be accomplished by utilizing the COTS components. For the validation, EOP is implemented in a Zynq SoC based system. Both the normal operation and tampering detection performance are verified. The results show that EOP can deliver the data from one chip to another without any errors. It is proved to be sensitive to any active tampering attacks.

연구 동기 및 목표

• 소비자 및 군용 전자기기에서 PCB의 활성 변조 및 역설계 공격에 대한 취약성을 해결한다.
• 높은 오버헤드, 하드웨어 제약, 런타임 탐지 기능 부족 등의 기존 솔루션의 한계를 극복하기 위해 실용적이고 저비용의 보호 프레임워크를 설계한다.
• 암호화 및 가시화 기법을 통합하여 PCB 수준의 종합적 보증을 실현함으로써 변조 및 역설계 공격에 대한 방어를 강화한다.
• IoT와 같은 고성능 응용 분야에서 광범위하게 구현 가능한, 상용 제품(COTS) 구성 요소와의 호환성을 확보한다.
• 기존 방법들과 달리 사전 등록 또는 전용 탐지 단계가 필요 없이 실시간 변조 탐지 기능을 제공한다.

제안 방법

• EOP는 비선형 스트림 암호를 사용하여 일회용 패드(OTP)를 생성하고, XOR 기반 암호화를 통해 칩 간 데이터의 기밀성과 무결성을 확보한다.
• 전용 제어 클럭 모듈이 칩 간 암호화 및 복호화를 동기화하며, 탐지 기능은 클럭 및 데이터 경로 신호 상관관계 모니터링에 기반한다.
• 제어 클럭 검증 블록은 예상 전이와 실제 전이를 비교하여 강제 접지 또는 타이밍 위반과 같은 이질성을 탐지한다.
• 프레임워크는 보드 수준의 가시화 기법과 통합되어 역설계 공격으로부터 핵심 데이터 경로를 더욱 숨긴다.
• EOP는 FPGAs와 CPLDs를 포함한 오직 COTS 구성 요소만을 사용하여 구현되었으며, 하드웨어 검증을 위해 표준 JTAG 및 트라이스테이트 버퍼 인터페이스를 활용한다.
• 시스템은 정상 운영을 방해하지 않으면서 실시간 암호화 및 변조 탐지 기능을 수행하여 별도의 탐지 단계가 필요 없도록 한다.

실험 결과

연구 질문

• RQ1 저오버헤드, COTS 기반의 프레임워크가 특수 하드웨어나 사전 등록 없이도 PCB의 활성 변조 공격을 효과적으로 방어할 수 있는가?
• RQ2 칩 간 통신 중 클럭 조작에 대응하여 스트림 암호의 실시간 동기화를 어떻게 보장할 수 있는가?
• RQ3 암호화와 가시화를 얼마나 잘 통합할 수 있는가? 이는 변조 및 역설계 공격에 대한 종합적 보호를 가능하게 하는가?
• RQ4 다양한 활성 변조 시나리오, 예를 들어 데이터 경로 및 클럭 신호 공격 상황에서 제안된 프레임워크의 성능과 탐지 정확도는 어떠한가?
• RQ5 다양한 PCB 설계 제약 조건 하에서 기존 솔루션과 비교했을 때 EOP의 구현 오버헤드, 적용 가능성, 보안 커버리지(SR-1에서 SR-4까지)는 어떠한가?

주요 결과

• Zynq SoC 구현에서 다양한 테스트 주파수에서 EOP가 칩 간 통신을 완전히 암호화했으며, 데이터 전송 오류가 전혀 발생하지 않았다.
• 하드웨어 테스트에서 EOP는 모든 네 가지 제어 클럭 위반과 세 가지 데이터 경로 변조 공격을 모두 탐지하여 활성 변조에 대한 높은 민감도를 입증했다.
• EOP는 변조 방지, 역설계 방지, 실시간 운영, 저오버헤드를 포함한 모든 네 가지 보안 요구사항(SR-1에서 SR-4까지)을 완전히 충족했다.
• 기타 솔루션과 비교해 EOP는 가장 낮은 구현 오버헤드를 기록했으며, 표준 COTS 칩 외에 추가 구성 요소가 필요하지 않았다.
• 제어 클럭 검증 블록은 신호 이상을 정확히 식별했으며, 최소 데이터 업데이트 주기인 5ns보다 略로 길게 지속된 잘못된 탐지 펄스까지도 탐지했다.
• MPA나 가시화 기반 접근 방식과 비교해 EOP는 JTAG 모드 전환, BGA 패ackaging, 중간 계층 루팅이 필요 없음을 통해 호환성과 확장성 향상을 확보했다.