[논문 리뷰] Fault-tolerant Algorithms for Tick-Generation in Asynchronous Logic: Robust Pulse Generation

Danny Dolev, Matthias Függer외 2명|arXiv (Cornell University)|2011. 05. 24.

Distributed systems and fault tolerance참고 문헌 26인용 수 5

한 줄 요약

이 논문은 깊은 마이크로미터 이하의 VLSI 시스템에서 고장에 강건한 타이밍 틱 생성을 가능하게 하는 이방성 논리에 대한 베즈란티언 결함 내성, 자기정규화 펄스 동기화 프로토콜을 제안한다. 유연한 파이프라인과 표시된 틱을 사용하여 정지 상태와 비정상적인 틱을 탐지하고 복구함으로써, 일시적 또는 베즈란티언 결함 조건에서도 최소한의 복잡성으로 비상태 불안정성 없이 최적의 내성 확보가 가능하다.

ABSTRACT

Today's hardware technology presents a new challenge in designing robust systems. Deep submicron VLSI technology introduced transient and permanent faults that were never considered in low-level system designs in the past. Still, robustness of that part of the system is crucial and needs to be guaranteed for any successful product. Distributed systems, on the other hand, have been dealing with similar issues for decades. However, neither the basic abstractions nor the complexity of contemporary fault-tolerant distributed algorithms match the peculiarities of hardware implementations. This paper is intended to be part of an attempt striving to overcome this gap between theory and practice for the clock synchronization problem. Solving this task sufficiently well will allow to build a very robust high-precision clocking system for hardware designs like systems-on-chips in critical applications. As our first building block, we describe and prove correct a novel Byzantine fault-tolerant self-stabilizing pulse synchronization protocol, which can be implemented using standard asynchronous digital logic. Despite the strict limitations introduced by hardware designs, it offers optimal resilience and smaller complexity than all existing protocols.

연구 동기 및 목표

• 깊은 마이크로미터 이하의 VLSI 기술에서 증가하는 일시적 및 영구적 고장이 클럭 도메인 간 교차에서 비상태 불안정성과 신뢰성에 악영향을 미치는 문제를 해결한다.
• 기존의 다트 클럭 기반 기술의 한계를 극복하며, 자기정규화 기능이 없고 1/3 이상의 노드 고장에 대응할 수 없는 문제를 해결한다.
• 이방성 디지털 논리의 엄격한 하드웨어 제약 조건 내에서 고장 내성 펄스 생성 프로토콜을 설계한다.
• 글로벌 이방성, 지역적으로 동기화된(GALS) 시스템에서 베즈란티언 결함에 강건하면서도, 스위치와 정확도를 일정 수준 이내로 유지한다.
• 외부 리셋이나 사전 동기화 없이도 임의의 초기 상태와 일시적 고장으로부터 복구할 수 있도록 보장한다.

제안 방법

• 이방성 디지털 논리에서 실행되는 자기정규화, 베즈란티언 결함 내성 펄스 동기화 프로토콜을 사용하여 신뢰할 수 있는 다트 틱을 생성한다.
• 정기적인 간격(매 T개의 틱마다)에 표시된 틱을 도입하여 국소 및 원격 카운터 간의 불일치를 탐지하고 수정한다.
• 일시적 단계 동안 틱을 버퍼링하기 위해 유한하지만 충분한 크기의 유연한 파이프라인을 사용하여 유효한 틱 손실을 방지한다.
• 각 펄스 직후에 파이프 마킹(틱 자체는 아님)을 비동기식으로 리셋하여 비정상적이거나 오래된 표시된 틱을 제거한다.
• 표시된 틱이 해당하는 국소 표시된 틱과 매칭되지 않으면 고장 또는 지연을 나타내며, 이는 수정 조치를 유도한다.
• 표시된 틱이 비표시된 틱과 매칭될 경우, 일반 틱만 제거하는 데에 디프 게이트를 사용하여 카운터 상태가 일관되고 유효하게 유지되도록 한다.

실험 결과

연구 질문

• RQ1 엄격한 하드웨어 제약 조건 하에서 이방성 디지털 논리에 자기정규화, 베즈란티언 결함 내성 펄스 동기화 프로토콜을 설계하고 구현할 수 있는 방법은 무엇인가?
• RQ2 외부 동기화나 노드 리셋 없이도 임의의 초기 상태와 일시적 고장으로부터 복구할 수 있도록 보장하는 메커니즘은 무엇인가?
• RQ3 유연한 파이프라인은 불안정한 시동 또는 고장 복구 단계 동안 틱 손실을 방지하는 데 어떻게 활용될 수 있는가?
• RQ4 표시된 틱이 정확히 매칭되고 비정상적인 표시가 제거되며, 동시에 비상태 불안정성이 발생하지 않도록 보장하는 조건은 무엇인가?
• RQ5 글로벌 이방성, 지역적으로 동기화된(GALS) 시스템에서 베즈란티언 결함을 견딜 수 있으며, 스위치와 정확도를 일정 수준 이내로 유지할 수 있는 방법은 무엇인가?

주요 결과

• 프로토콜은 베즈란티언 결함에 대해 최적의 내성을 확보하며, 3f+1개 노드의 시스템에서 최대 f개의 고장 노드를 견딜 수 있으며, 고장 행동에 대한 가정이 없다.
• 표시된 틱과 고장 탐지 메커니즘을 통해 자기정규화가 보장되며, 유한한 시간 창 내에 틱 제거가 이루어지지 않음을 통해 파이프 정지 상태를 식별한다.
• 유한 크기의 유연한 파이프라인은 모든 틱이 최대 메시지 지연 d의 시간 창 내에서 생성될 수 있는 한, 틱 손실을 방지하는 데에 충분하다.
• 각 펄스 이후에 마킹 레지스터를 비동기식으로 리셋하여 비정상적인 표시된 틱을 제거함으로써, 정상적인 펄스 생성에 영향을 주지 않는다.
• 정상 작동 중 디프 게이트에서 비상태 불안정성이 발생하지 않는 이유는, 다음 표시된 틱 도착 후 마킹 리셋이 이루어지기 때문에 경쟁 조건이 발생하지 않기 때문이다.
• 모든 불필요한 마킹이 결국 제거되도록 보장함으로써, 임의의 초기 상태(파이프라인에 임의의 수의 표시된 틱이 존재하는 경우 포함)에서 복구가 가능하다.