[논문 리뷰] Fully Integrated On-FPGA Molecular Dynamics Simulations

Chen Yang, Tong Geng외 9명|arXiv (Cornell University)|2019. 05. 14.

Parallel Computing and Optimization Techniques참고 문헌 31인용 수 8

한 줄 요약

이 논문은 단일 FPGA에서 모든 MD 계산—단거리 및 장거리 힘, 결합 상호작용, 운동 갱신, 입자 이동—을 완전히 통합하여 수행하는 최초의 온-FPGA 분자역학(MD) 시뮬레이션 엔진을 제시한다. 이는 외부 메모리로의 데이터 전송을 제거한다. 23.5K 입자로 구성된 DFHR 시스템에서 일일 630 ns의 성능을 달성했으며, 최신 GPU 구현보다 40% 이상 뛰어나다.

ABSTRACT

The implementation of Molecular Dynamics (MD) on FPGAs has received substantial attention. Previous work, however, has consisted of either proof-of-concept implementations of components, usually the range-limited force; full systems, but with much of the work shared by the host CPU; or prototype demonstrations, e.g., using OpenCL, that neither implement a whole system nor have competitive performance. In this paper, we present what we believe to be the first full-scale FPGA-based simulation engine, and show that its performance is competitive with a GPU (running Amber in an industrial production environment). The system features on-chip particle data storage and management, short- and long-range force evaluation, as well as bonded forces, motion update, and particle migration. Other contributions of this work include exploring numerous architectural trade-offs and analysis on various mappings schemes among particles/cells and the various on-chip compute units. The potential impact is that this system promises to be the basis for long timescale Molecular Dynamics with a commodity cluster.

연구 동기 및 목표

• 주어진 CPU의 계산에 의존하지 않고 단일 FPGA에 완전히 통합된 자가진행형 MD 시뮬레이션 엔진을 개발하는 것.
• 온칩 자원(BRAM 및 계산 유닛) 간에 입자, 격자, 힘 계산 파이프라인을 효율적으로 매핑하는 문제를 해결하는 것.
• 메모리 계층 구조, 파이프라인 분포, 워크로드 매핑 방식의 아키텍처적 트레이드오프를 분석하여 성능을 최적화하는 것.
• 통신 오버헤드를 최소화하고 온칩 데이터 재사용을 극대화하여 일반적인 FPGA 클러스터에서 장시간 스케일 MD 시뮬레이션을 가능하게 하는 것.
• 빠른 성능 최적화 구성 탐색을 위한 HDL 스크립트 기반의 응용 프로그램 인식 자동 설계 생성을 제공하는 것.

제안 방법

• Intel Stratix 10 FPGA에 온칩 입자 저장소, 범위 제한된(RL) 및 장거리(LR) 힘 평가, 결합 힘 계산, 운동 갱신, 입자 이동을 포함한 종단 간 MD 파이프라인을 구현하였다.
• 파이프라인 활용도를 향상시키기 위해 힘 평가와 운동 갱신을 동시에 실행할 수 있도록 스코어보딩 메커니즘을 도입하였다.
• 분산 BRAM을 사용해 RL/LR 힘 계산에, 전역 메모리를 사용해 결합 힘 계산에 최적화된 두 가지 메모리 아키텍처를 설계하였다.
• 중복된 입자 쌍 계산을 줄이고 효율성을 향상시키기 위해 실시간 이웃 목록 필터링을 적용하였다.
• 입력 데이터셋 크기와 격자 구성에 기반해 최적의 파이프라인 수, 자원 사용량, 성능를 추정하기 위한 소프트웨어 스크립트를 개발하였다.
• 부하 균형과 메모리 접근성을 고려해 입자 및 격자를 계산 파이프라인에 매핑하기 위해 세 가지 별도의 분포 방식을 설계하고, 상호 간의 트레이드오프를 평가하였다.

실험 결과

연구 질문

• RQ1 외부 CPU의 참여 없이 단일 FPGA에서 완전히 통합된 자가진행형 MD 시뮬레이션을 구현할 수 있는가?
• RQ2 성능을 극대화하기 위해 입자/격자와 온칩 계산 유닛(파이프라인) 및 메모리(BRAM) 간 최적의 매핑은 무엇인가?
• RQ3 분산 메모리 대 전역 메모리의 차이와 파이프라인 분포 전략의 차이가 처리량과 자원 활용도에 어떤 영향을 미치는가?
• RQ4 FPGA 재구성 가능성은 다양한 MD 시스템 크기와 밀도에 맞게 설계를 맞춤형으로 최적화하는 데 얼마나 활용될 수 있는가?
• RQ5 이러한 FPGA 기반 MD 엔진은 실제 환경에서 최신 GPU 가속기와 경쟁 가능한 성능을 달성할 수 있는가?

주요 결과

• 제안된 FPGA 기반 MD 엔진은 23.5K 입자로 구성된 디하이드로폴리코나이드 레덕타제(DFHR) 시스템에서 일일 630 ns의 시뮬레이션 처리량을 달성했으며, 최신 GPU 구현보다 최소 40% 이상 뛰어나다.
• 분산 메모리와 워크로드 분포 3을 사용한 디자인 6이 DFHR 데이터셋에서 가장 높은 성능(630.25 ns/day)을 기록했으며, 특히 고밀도 시스템에서 뛰어난 성능을 보였다.
• 초기 설계에서 메모리 대역폭이 주요 성능 저하 원인이었으며, 디자인 2와 4에서 최적화된 메모리 접근으로 반복 시간이 64,411 μs에서 313 μs로 감소했다.
• 맵핑 가능한 파이프라인 수는 BRAM 자원 한계에 도달하기 전까지는 데이터셋 크기와 거의 무관하지만, 성능은 데이터 밀도와 매핑 방식에 따라 크게 달라진다.
• 데이터셋 특성에 따라 성능이 달라지며, 희박한 시스템(예: 세포당 80개 입자)은 워크로드 분포 3에서 가장 큰 이점을 얻고, 고밀도 시스템(예: 세포당 400개 입자)은 복잡한 분포에서의 수익 감소가 나타난다.
• 자동화된 HDL 스크립트에 의해 이끌리는 재구성 가능한 설계 덕분에, 다양한 MD 시스템 크기와 커팅 반경에 맞는 최적의 구성 탐색이 빠르게 가능해졌다.