[논문 리뷰] Gate defined zero- and one-dimensional confinement in bilayer graphene

Augustinus, M. Goossens외 5명|arXiv (Cornell University)|2012. 05. 25.

Graphene research and applications인용 수 63

한 줄 요약

이 연구는 이중층 그래핀에서 상하부 유전체로 헥사곤형 붕소 nitride(hBN)를 사용하여 게이트로 정의된 1차원 및 0차원 전자 봉쇄를 입증한다. 배경 게이트를 가진 이중층 그래핀 플레이크에 분할된 상부 게이트에 전압을 인가함으로써, 저항 측정에서 1차원 구속에서의 전도도 양자화와 0차원 양자점에서의 명확한 쿨롱 차폐를 달성하였으며, 이는 이동도 최대 36,000 cm²/Vs에 이르고, Lorentzian 피팅을 통한 쿨롱 피크 분석으로 약한 터널 결합이 확인되었다.

ABSTRACT

We report on the fabrication and measurement of nanoscale devices based on bilayer graphene sandwiched between hexagonal boron nitride bottom and top gate dielectrics. The top gates are patterned such that constrictions and islands can be electrostatically induced by applying appropriate voltages to the gates. The high quality of the devices becomes apparent from conductance quantization in the constrictions at low temperature. The islands exhibit clear Coulomb blockade and single-electron transport.

연구 동기 및 목표

• 에칭으로 인한 표면 불순물 없이 리소그래피 기반의 청결한 양자 봉쇄를 이중층 그래핀에서 달성하기 위해.
• 나노패턴링 및 스탠딩 구조의 제한을 극복하기 위해 고품질 유전체를 갖춘 기질 위에 전기적 게이트를 사용하기 위해.
• 수직 전기장에 의해 유도된 밴드 갭을 가진 이중층 그래핀에서 조절 가능한 1차원 및 0차원 전자 봉쇄를 입증하기 위해.
• hBN를 유전체로 사용하여 기질에 고정된 장치에서 높은 전자 품질을 달성하기 위해.
• 봉쇄된 이중층 그래핀 나노구조에서 전자-전자 상호작용, 스핀, 밴드 구조 물리학 연구를 가능하게 하기 위해.

제안 방법

• 고품질 인터페이스를 확보하기 위해 기계적 분리 및 건식 전달 기술을 사용하여 이중층 그래핀 장치를 제작하였다.
• 이중층 그래핀을 하부 및 상부 유전체로 hBN 플레이크 사이에 봉쇄하여 불순물 억제 및 이동도 향상을 도모하였다.
• 전자선 리소그래피를 사용하여 hBN 표면에 분할된 상부 게이트 및 Cr/Au 전극을 패턴화하였다.
• 전체 배경 게이트를 적용하여 이중층 그래핀에 밴드 갭을 유도하고 전기적 봉쇄를 가능하게 하였다.
• 분할된 상부 게이트를 사용하여 게이트 전압 조절로 절연성 장벽을 형성하고 1차원 구속 및 0차원 양자점을 정의하였다.
• 저온(최저 35 mK)에서 운반 특성을 측정하고, 게이트 커패시턴스를 모델링하고 고립체 기하구조를 유추하기 위해 3D 포아송 시뮬레이션을 활용하였다.

실험 결과

연구 질문

• RQ1 기질에 고정된 이중층 그래핀에서 최소한의 불순물로 게이트로 정의된 1차원 및 0차원 봉쇄를 달성할 수 있는가?
• RQ2 hBN를 유전체로 사용할 경우 이중층 그래핀의 전자 운반 특성 및 봉쇄 품질에 어떤 영향을 미치는가?
• RQ3 양자점과 도핑 간의 터널 결합 정도는 어느 정도이며, 이는 약한 또는 강한 결합 영역에 해당하는가?
• RQ4 이러한 게이트로 정의된 이중층 그래핀 장치에서 전도도 양자화 및 쿨롱 차폐를 관찰할 수 있는가?
• RQ5 측정된 쿨롱 피크 간격과 형태는 충전 에너지, 고립체 크기 및 게이트 커패시턴스와 어떻게 관련이 있는가?

주요 결과

• 1차원 구속에서 전도도 양자화가 관찰되어, 비편향된 운반과 성공적인 1차원 봉쇄를 의미한다.
• 명확한 쿨롱 차폐 및 전도도 맵에서 다이아몬드 형태의 영역은 0차원 양자점의 형성을 확인한다.
• 35 mK에서 최대 이동도가 36,000 cm²/Vs에 도달하여, 전자선 노출에 의한 열화에도 불구하고 높은 전자 품질을 나타낸다.
• 쿨롱 피크 간격의 평균은 4 mV이며, 표준편차는 1.4 mV로, 고립체 크기 또는 결합에 의한 불순물 유도 변동 가능성을 시사한다.
• 쿨롱 피크에 하이퍼볼릭 코사인 함수를 피팅한 결과, 약한 터널 결합임을 확인하였으며, 추정된 전자 온도는 69 ± 14 mK였다.
• 커패시턴스 분석 및 3D 포아송 시뮬레이션 결과, 모든 상부 게이트 아래 중심 영역에 양자점이 형성되었으며, 효과적 고립체 직경은 약 320 nm로 추정되었다.