[논문 리뷰] GPU Based Parallel Ising Computing for Combinatorial Optimization Problems in VLSI Physical Design

Chase Cook, Hengyang Zhao외 3명|arXiv (Cornell University)|2018. 07. 27.

Quantum Computing Algorithms and Architecture참고 문헌 24인용 수 11

한 줄 요약

이 논문은 VLSI 물리 설계에서 조합 최적화 문제, 특히 최대 컷 문제를 해결하기 위해 GPU 가속 Ising 계산 프레임워크를 제안한다. 이는 세밀한 병렬성과 GPU 스레드 스케줄링의 자연스러운 랜덤성을 활용한다. 대규모 문제에서 CPU 대비 2000배 이상의 속도 향상을 달성하여 복잡한 VLSI 설계 워크로드에 대해 효율적이고 유연하며 확장 가능한 솔루션을 제공한다.

ABSTRACT

In VLSI physical design, many algorithms require the solution of difficult combinatorial optimization problems such as max/min-cut, max-flow problems etc. Due to the vast number of elements typically found in this problem domain, these problems are computationally intractable leading to the use of approximate solutions. In this work, we explore the Ising spin glass model as a solution methodology for hard combinatorial optimization problems using the general purpose GPU (GPGPU). The Ising model is a mathematical model of ferromagnetism in statistical mechanics. Ising computing finds a minimum energy state for the Ising model which essentially corresponds to the expected optimal solution of the original problem. Many combinatorial optimization problems can be mapped into the Ising model. In our work, we focus on the max-cut problem as it is relevant to many VLSI physical design problems. Our method is inspired by the observation that Ising annealing process is very amenable to fine-grain massive parallel GPU computing. We will illustrate how the natural randomness of GPU thread scheduling can be exploited during the annealing process to create random update patterns and allow better GPU resource utilization. Furthermore, the proposed GPU-based Ising computing can handle any general Ising graph with arbitrary connections, which was shown to be difficult for existing FPGA and other hardware based implementation methods. Numerical results show that the proposed GPU Ising max-cut solver can deliver more than 2000X speedup over the CPU version of the algorithm on some large examples, which shows huge performance improvement for addressing many hard optimization algorithms for practical VLSI physical design.

연구 동기 및 목표

• VLSI 물리 설계에서의 계산적으로 비가역적인 어려운 조합 최적화 문제(예: 최대 컷, 그래프 분할 등)를 해결한다.
• 고정된 토폴로지, 확장성 문제, 복잡한 임bedding 요구사항으로 인해 제한되는 기존 하드웨어 기반 Ising 솔버(FPGA, ASIC 등)의 한계를 극복한다.
• 일반 목적 GPU(GPGPU)의 막대한 병렬성과 유연성을 활용해 확장 가능하고 토폴로지에 의존하지 않는 Ising 계산 프레임워크를 구현한다.
• 시뮬레이티드 어닐링 동안 수렴성을 향상시키고 자원 활용도를 높이기 위해 GPU 스레드 스케줄링의 내재된 랜덤성을 활용한다.
• 제약이 있는 이전 하드웨어 가속기의 제약을 초월하여 임의의 Ising 그래프와 임의의 연결을 갖는 문제를 효율적으로 해결할 수 있도록 한다.

제안 방법

• 문제 변수를 이진 상태 {+1, -1}를 갖는 스핀으로 인코딩하여 조합 최적화 문제, 특히 최대 컷 문제를 Ising 스핀 거친 모델로 매핑한다.
• 지역 에너지 변화를 기반으로 스핀을 반복적으로 갱신하여 전체 시스템의 총 에너지를 최소화하는 시뮬레이티드 어닐링 알고리즘을 GPU에 구현한다.
• GPU의 세밀한 병렬성을 활용해 수천 개의 스레드를 통해 모든 스핀을 동시에 갱신하여 막대한 동시성(concurrency)을 달성한다.
• 시뮬레이티드 어닐링에서 열 노이즈를 모방하기 위해 GPU 스레드 스케줄링의 자연스러운 랜덤성을 확산성의 원천으로 활용한다. 이는 수렴성 향상과 자원 활용도 향상에 기여한다.
• 고정된 2차원 격자 임베딩이나 그래프 미니처 변환을 피하기 위해 임의의 Ising 그래프 토폴로지 구조를 지원하는 메모리 액세스 패턴을 설계한다.
• 지연 시간을 최소화하고 GPU 아키텍처에서의 처리량을 극대화하기 위해 메모리 코ales싱과 커널 실행 구성 설정을 최적화한다.

실험 결과

연구 질문

• RQ1 GPU 기반 Ising 계산은 대규모 VLSI 물리 설계 문제에서 CPU 기반 솔버 대비 뚜렷한 속도 향상을 달성할 수 있는가?
• RQ2 GPU 스레드 스케줄링의 내재된 랜덤성은 Ising 시뮬레이티드 어닐링의 수렴성과 성능에 어떤 영향을 미치는가?
• RQ3 GPU 기반 Ising 솔버는 토폴로지 특화 하드웨어나 임베딩 기법 없이도 임의의 Ising 그래프 토폴로지를 처리할 수 있는가?
• RQ4 그래프 구조(예: 정규 토러스 대비 비정규 비토러스)는 GPU 기반 Ising 솔버의 성능과 확장성에 어떤 영향을 미치는가?
• RQ5 다양한 문제 크기에서 GPU 자원을 얼마나 효율적으로 활용할 수 있으며, 성능 저하 요인은 어디에 발생하는가?

주요 결과

• GPU 기반 Ising 최대 컷 솔버는 대규모 VLSI 설계 문제에서 CPU 버전 대비 최대 2000배 이상의 속도 향상을 달성한다.
• 문제 크기에 따라 성능이 효과적으로 스케일링되며, 특히 정규 토러스 구조 그래프에서 더 큰 그래프일수록 속도 향상이 점차 증가한다.
• 정규 그래프 구조의 우수한 로드 밸런싱 덕분에 6000개에서 40,000개 이상의 간선을 갖는 그래프에서 거의 일정한 계산 시간을 기록한다.
• 비정규 비토러스 그래프는 성능이 더 변동성이 있지만 여전히 문제 크기가 증가함에 따라 일관된 속도 향상 증가를 보인다.
• GPU 스레드 스케줄링의 자연스러운 랜덤성이 수렴성 향상에 기여하고, 별도의 난수 생성기 없이도 자원 활용도를 향상시킨다.
• 이 방법은 복잡한 그래프 미니처 임베딩이나 토폴로지 특화 하드웨어 설계 없이도 임의의 Ising 그래프 토폴로지를 성공적으로 처리한다.