[논문 리뷰] Hardware Translation Coherence for Virtualized Systems

Zi Yan, Guilherme Cox외 2명|arXiv (Cornell University)|2017. 01. 25.

Parallel Computing and Optimization Techniques참고 문헌 12인용 수 6

한 줄 요약

이 논문은 가상화된 시스템에서 페이지 재매핑 중 번역 구조(TLB, MMU 캐시, nTLB)를 효율적으로 무효화하기 위해 기존 캐시 일관성 프로토콜을 활용하는 하드웨어 번역 일관성 메커니즘인 HATRIC을 제안한다. 정밀하고 대상 지정된 무효화를 가능하게 하며 최소한의 하드웨어 오버헤드를 유발함으로써, HATRIC는 KVM 기반 시스템에서 최대 30%의 성능 향상과 10%의 에너지 절감을 달성하며, CPU당 면적 비용은 2%에 불과하다.

ABSTRACT

To improve system performance, modern operating systems (OSes) often undertake activities that require modification of virtual-to-physical page translation mappings. For example, the OS may migrate data between physical frames to defragment memory and enable superpages. The OS may migrate pages of data between heterogeneous memory devices. We refer to all such activities as page remappings. Unfortunately, page remappings are expensive. We show that translation coherence is a major culprit and that systems employing virtualization are especially badly affected by their overheads. In response, we propose hardware translation invalidation and coherence or HATRIC, a readily implementable hardware mechanism to piggyback translation coherence atop existing cache coherence protocols. We perform detailed studies using KVM-based virtualization, showing that HATRIC achieves up to 30% performance and 10% energy benefits, for per-CPU area overheads of 2%. We also quantify HATRIC's benefits on systems running Xen and find up to 33% performance improvements.

연구 동기 및 목표

• 이질적 메모리 아키텍처를 가진 가상화된 시스템에서 빈번한 페이지 재매핑으로 인한 높은 성능 및 에너지 오버헤드를 해결한다.
• 단일 페이지만 재매핑되더라도 전체 번역 구조를 플러시해야 하는 소프트웨어 기반 번역 일관성의 한계를 극복한다.
• TLB, MMU 캐시, 내장된 TLB에 영향을 받는 번역 항목만 정밀하게 무효화할 수 있는 하드웨어 메커니즘을 설계한다.
• 기존 가상화 확장 기능(예: Intel VT-x, AMD-V)과의 호환성을 확보하고 게스트 및 내장된 페이지 테이블 업데이트 모두를 지원한다.
• 생산 워크로드에서 성능과 에너지 효율성을 극대화하면서도 하드웨어 복잡성과 면적 비용을 최소화한다.

제안 방법

• 캐시 일관성 메시지 트래픽을 활용하여 기존 하드웨어 캐시 일관성 프로토콜을 확장해 번역 일관성 기능을 지원한다.
• TLB, MMU 캐시, 내장된 TLB를 수정하여 재매핑된 페이지에 해당하는 항목만 정확히 무효화하도록 하며, 전체 플러시를 방지한다.
• 캐시 라인과 번역 항목을 모두 추적할 수 있는 이중 그레인 일관성 디렉터리를 도입하여 특정 번역을 캐시하는 CPU를 효율적으로 식별한다.
• 시스템 물리 주소를 CPU 식별자로 매핑하기 위해 역방향 검색 콘텐츠어드레스블 매핑(CAM)을 사용하여, 초기화자가 무효화 대상이 되는 유일한 CPU를 신속하게 식별할 수 있도록 한다.
• 가벼운 타겟 측 처리를 설계하여 CPU가 작업을 방해하지 않고도 항목을 신속히 무효화하고 확인 응답을 보낼 수 있도록 한다.
• HATRIC를 KVM 및 Xen 가상화 스택에 통합하여 실제 워크로드 기반의 성능 및 에너지 영향을 평가한다.

실험 결과

연구 질문

• RQ1 빈번한 페이지 재매핑을 수반하는 가상화된 시스템에서 번역 일관성 오버헤드가 시스템 성능에 얼마나 큰 영향을 미치는가?
• RQ2 기존 캐시 일관성 프로토콜과 번역 일관성을 효율적으로 공존시켜 전체 번역 구조 플러시의 필요성을 줄일 수 있는가?
• RQ3 HATRIC의 무효화 정밀도가 성능 및 에너지 효율성 측면에서 소프트웨어 기반 또는 굵은 그레인 하드웨어 접근 방식과 비교해 어떻게 다른가?
• RQ4 이질적 메모리 아키텍처에서 페이지 이동에 크게 의존하는 시스템에 HATRIC이 미치는 영향은 어떠한가?
• RQ5 실제 워크로드 하에서 KVM 및 Xen과 같은 다양한 하이퍼바이저에서 HATRIC의 확장성은 어떠한가?

주요 결과

• HATRIC는 소프트웨어 기반 번역 일관성 대비 KVM 기반 가상화 시스템에서 최대 30%의 시스템 런타임 감소와 최대 10%의 에너지 소비 감소를 달성한다.
• 이 성과는 CPU당 면적 비용이 단지 2%에 불과하여 생산 환경에 구현하기에 매우 실용적이다.
• Xen 기반 시스템에서는 최고의 소프트웨어 기반 페이지 정책 대비 최대 33%의 성능 향상을 제공하여 다양한 가상화 플랫폼 간의 높은 일반성과 우수성을 입증한다.
• UNITD++ 대비 성능은 5~10% 향상되었으며, 주로 역방향 검색 CAM이 필요 없고 번역 구조 검색 에너지를 줄임으로써 더 에너지 효율적이다.
• 이중 그레인 일관성 디렉터리를 통해 캐시 라인과 번역 항목을 효율적으로 추적할 수 있었으며, 유의미한 면적 비용 없이 불필요한 일관성 메시지를 최소화할 수 있었다.
• 신속한 디렉터리 업데이트 및 세밀한 추적 메커니즘은 성능 향상이 거의 없었지만 에너지 소비를 증가시켰으며, 이는 HATRIC의 단순한 설계가 최적임을 확인한다.