[논문 리뷰] Hierarchical Triple-Modular Redundancy (H-TMR) Network For Digital Systems

Barış Baykant Alagöz|ArXiv.org|2009. 02. 02.

Radiation Effects in Electronics참고 문헌 9인용 수 9

한 줄 요약

이 논문은 다단계에 걸쳐 TMR를 재귀적으로 적용함으로써 디지털 집적회로에서 고장 내성 성능을 향상시키기 위해 계층적 트리플 모듈러 레dundancy(H-TMR) 네트워크를 제안한다. 확률 모델을 사용하여, 2차 H-TMR 네트워크가 1차 TMR보다 고장 마스킹 성능을 크게 향상시켜, 면적과 지연 오버헤드를 최소한으로 유지하면서 하드웨어 고장에 더 강력한 저항성을 제공함을 입증한다.

ABSTRACT

Hierarchical application of Triple-Modular Redundancy (TMR) increases fault tolerance of digital Integrated Circuit (IC). In this paper, a simple probabilistic model was proposed for analysis of fault masking performance of hierarchical TMR networks. Performance improvements obtained by second order TMR network were theoretically compared with first order TMR network.

연구 동기 및 목표

• 계층적 TMR를 사용하여 디지털 집적회로의 고장 내성을 향상시키기.
• H-TMR 네트워크에서 고장 마스킹 성능을 분석하기 위한 확률 모델을 개발하기.
• 2차 H-TMR가 1차 TMR보다 고장 내성 성능 향상에 기여하는 정도를 비교하기.
• 시스템 고장 확률을 감소시키기 위해 재귀적 TMR 적용의 효과를 평가하기.

제안 방법

• 논문은 시스템의 다중 수준에서 TMR를 재귀적으로 적용하는 계층적 TMR 아키텍처를 도입한다.
• 컴ponent 고장률과 부가성 수준에 기반해 고장 마스킹 확률을 정량화하기 위해 확률적 고장 모델을 개발한다.
• 단일 고장이 부가성으로 인해 감지되지 않을 확률을 분석함으로써 고장 마스킹 성능을 평가한다.
• 기본적인 삼중 부가성인 1차 TMR와 부가성 모듈에 다시 부가성을 적용한 2차 TMR를 비교한다.
• 다양한 고장 시나리오 하에서 감지되지 않는 고장의 가능성을 계산하기 위해 통계적 분석을 사용한다.
• 신뢰성 이론에 기반한 이론적 유도를 수행하며, 구성 요소 고장이 상호 독립적이라고 가정한다.

실험 결과

연구 질문

• RQ1 디지털 IC에서 평탄한 TMR 대비 계층적 TMR는 고장 마스킹 성능을 어떻게 향상시키는가?
• RQ2 1차 TMR에 비해 2차 H-TMR를 적용할 경우 고장 내성 성능 향상의 정량적 수치는 어떻게 되는가?
• RQ3 재귀적 부가성은 면적과 지연 오버헤드를 관리하면서 시스템 신뢰성에 어떻게 영향을 미치는가?
• RQ4 구성 요소 고장률은 계층적 TMR의 효과성에 어떤 영향을 미치는가?
• RQ5 확률 모델은 다단계 TMR 시스템에서 고장 마스킹 성능을 정확하게 예측할 수 있는가?

주요 결과

• 2차 H-TMR 네트워크는 1차 TMR 네트워크보다 고장 마스킹 성능이 뚜렷이 향상된다.
• TMR의 계층적 적용은 평탄한 TMR 구성보다 감지되지 않는 고장의 확률을 더 효과적으로 감소시킨다.
• 확률 모델은 다양한 수준의 부가성에서 고장 마스킹 성과를 정량화하는 데 성공했다.
• 고장 내성 향상 효과는 중간에서 높은 수준의 구성 요소 고장률에서 가장 두드러진다.
• 모델은 재귀적 TMR가 면적과 지연 오버헤드를 과도하게 증가시키지 않으면서도 시스템 신뢰성을 향상시킴을 시사한다.
• 이론적 분석은 H-TMR가 고신뢰성 디지털 시스템에 대해 확장 가능하고 효과적인 접근법임을 확인한다.