[논문 리뷰] Implementation of binary stochastic STDP learning using chalcogenide-based memristive devices

Charanraj Mohan, Luis A. Camuñas-Mesa외 3명|arXiv (Cornell University)|2021. 03. 01.

Advanced Memory and Neural Computing참고 문헌 40인용 수 4

한 줄 요약

이 논문은 사전 및 사후 시냅스 전압 펄스를 적절히 조절하여 은- chalcogenide 메모리스터(Neuro-Bit)를 사용해 이진 스토케스틱 스파이크-타이밍 의존성 가소성(STDP) 학습을 실험적으로 실현함을 보여준다. 이 방법은 장치의 내재된 스토케스틱성을 활용하여 생물학적 STDP를 모방하는 확률 기반 시냅스 가중치 업데이트를 실현하며, 최적의 타이밍 차이에서 최대 약 90%의 쓰기 확률을 달성하여 뉴로모픽 시스템에서 자원 소모가 적은 온라인 학습을 가능하게 한다.

ABSTRACT

The emergence of nano-scale memristive devices encouraged many different research areas to exploit their use in multiple applications. One of the proposed applications was to implement synaptic connections in bio-inspired neuromorphic systems. Large-scale neuromorphic hardware platforms are being developed with increasing number of neurons and synapses, having a critical bottleneck in the online learning capabilities. Spike-timing-dependent plasticity (STDP) is a widely used learning mechanism inspired by biology which updates the synaptic weight as a function of the temporal correlation between pre- and post-synaptic spikes. In this work, we demonstrate experimentally that binary stochastic STDP learning can be obtained from a memristor when the appropriate pulses are applied at both sides of the device.

연구 동기 및 목표

• 대규모 뉴로모픽 시스템에서의 온라인 학습의 한계를 해결하기 위해 메모리스터 장치를 활용한 효율적인 시냅스 가소성 실현.
• 메모리스터에서 정밀한 아날로그 가중치 제어의 과제를 극복하기 위해 스토케스틱성을 갖춘 1비트 시냅스 가중치 업데이트 구현.
• 제어된 펄스 시퀀스를 통해 셀레니드 기반 메모리스터를 이용해 이진 스토케스틱 STDP 규칙을 실험적으로 모방할 수 있음을 보여주기.
• 장치의 스토케스틱성을 활용해 하이브리드 메모리스터-CMOS 뉴로모픽 플랫폼에서 자원 효율적이고 현장에서의 학습을 가능하게 하기.

제안 방법

• 0.5V의 진폭과 1.5ms의 폭을 갖는 사전 시냅스 펄스와, 3개의 -0.5V 펄스로 구성된 사후 시냅스 펄스 트레인(30µs 폭, 0.75ms 간격)을 적용.
• ArC ONE 특성 분석 플랫폼를 사용해 사전 및 사후 시냅스 펄스 간의 시간 차이 ∆t를 0에서 8ms까지 0.1ms 간격으로 변화.
• 메모리스터 양단의 전압(Vpre − Vpost)을 측정하여, 1V의 진폭과 30µs 지속 시간을 갖는 펄스가 특정 ∆t 윈도우 내에서만 발생하도록 확보.
• 각 테스트를 100회 반복하고, 저저항 상태(LRS, <50 kΩ)로의 전환 확률을 저항 측정값 기반으로 계산.
• 0.5V 펄스가 가끔 전환을 유도할 수 있는 장치의 내재된 스토케스틱성을 활용해 확률 기반 STDP 규칙을 모방.
• 측정된 쓰기 확률을 ∆t에 따라 매핑하여 생물학적 STDP를 닮은 이진 스토케스틱 STDP 응답을 시연.

실험 결과

연구 질문

• RQ1 셀레니드 기반 메모리스터를 사용해 이진 스토케스틱 STDP 규칙을 실험적으로 실현할 수 있는가?
• RQ2 특정 사전 및 사후 시냅스 펄스 형태가 메모리스터 상태 전환 확률에 어떤 영향을 미치는가?
• RQ3 메모리스터의 내재된 스토케스틱성이 얼마나 확률 기반 시냅스 가중치 업데이트를 가능하게 하는가?
• RQ4 진폭, 폭, 타이밍 등의 펄스 파rameter 조절을 통해 STDP 학습 규칙을 조정할 수 있는가?

주요 결과

• 시간 차이 ∆t가 약 1.5ms일 때 최대 약 90%의 쓰기 확률을 달성하였으며, 이는 메모리스터 양단에 두 개의 1V 펄스가 겹치는 조건에 해당한다.
• ∆t > 3ms일 경우 쓰기 확률이 거의 0으로 떨어져 생물학적 STDP와 유사한 강화 윈도우가 명확히 정의됨을 시사한다.
• 희망 범위 외의 ∆t에서는 1–2%의 잔여 쓰기 확률이 관찰되었으며, 이는 임계값 이하의 전압(0.5V)에서의 스토케스틱 전환으로 기인한다.
• 실험 결과는 기대되는 이진 스토케스틱 STDP 행동과 매우 유사했으며, ∆t = 1.5ms에서 전환 확률의 명확한 피크가 관찰되었다.
• 이 방법은 고정밀 아날로그 제어가 필요 없이 전압 펄스만으로 1비트 시냅스 가중치 업데이트 메커니즘을 성공적으로 모방하였다.
• 장치 수준의 스토케스틱성을 활용해, 하이브리드 메모리스터-CMOS 뉴로모픽 시스템에서 확장 가능하고 저전력의 온라인 학습이 가능함을 보여주었다.