[论文解读] Logical quantum processor based on reconfigurable atom arrays

Dolev Bluvstein, Simon J. Evered+19 more|arXiv (Cornell University)|Dec 7, 2023

Quantum Computing Algorithms and Architecture参考文献 99被引用 7

一句话总结

该论文报告了一种对编码逻辑量子比特的可编程量子处理器，利用可重构的中性原子阵列实现，最高可达 280 个物理量子比特，使用多种纠错编码、容错门、中断电路读取，以及可扩展的逻辑算法（包括复杂的三维编码和 IQP 风格采样）。

ABSTRACT

Suppressing errors is the central challenge for useful quantum computing, requiring quantum error correction for large-scale processing. However, the overhead in the realization of error-corrected ``logical'' qubits, where information is encoded across many physical qubits for redundancy, poses significant challenges to large-scale logical quantum computing. Here we report the realization of a programmable quantum processor based on encoded logical qubits operating with up to 280 physical qubits. Utilizing logical-level control and a zoned architecture in reconfigurable neutral atom arrays, our system combines high two-qubit gate fidelities, arbitrary connectivity, as well as fully programmable single-qubit rotations and mid-circuit readout. Operating this logical processor with various types of encodings, we demonstrate improvement of a two-qubit logic gate by scaling surface code distance from d=3 to d=7, preparation of color code qubits with break-even fidelities, fault-tolerant creation of logical GHZ states and feedforward entanglement teleportation, as well as operation of 40 color code qubits. Finally, using three-dimensional [[8,3,2]] code blocks, we realize computationally complex sampling circuits with up to 48 logical qubits entangled with hypercube connectivity with 228 logical two-qubit gates and 48 logical CCZ gates. We find that this logical encoding substantially improves algorithmic performance with error detection, outperforming physical qubit fidelities at both cross-entropy benchmarking and quantum simulations of fast scrambling. These results herald the advent of early error-corrected quantum computation and chart a path toward large-scale logical processors.

研究动机与目标

• 演示在可重构中性原子阵列中使用编码量子比特的可编程逻辑量子处理器。
• 展示容错横向门和中断电路读取，以在规模上实现逻辑操作。
• 探索在码距离、颜色码、表面码和 3D 码方面的扩展，以实现复杂的逻辑电路和采样任务。
• 评估与物理量子比特相比，逻辑编码和错误检测对算法性能的提升。
• 突出实现大规模、早期纠错量子计算的路径。

提出的方法

• 通过表面码、颜色码和 3D [[8,3,2]] 码在大量物理量子比特上编码逻辑量子比特。
• 通过来自 2D AOD 的并行网格和全局 Rydberg 纠缠脉冲实现横向逻辑门。
• 使用专用读取区和基于 FPGA 的处理实现中断电路读取与前馈。
• 采用相关解码来考虑横向 CNOT 间的码间误差传播。
• 使用带存储区与纠缠区的分区架构，扩展到大规模逻辑块（最多 40 个颜色码、280 个物理量子比特）。
• 演示包含 12 个逻辑量子比特的复杂逻辑电路，具备非局部连通性和 IQP 风格采样，辅以误差检测技术。

实验结果

研究问题

• RQ1 可重构的中性原子阵列是否能实现跨编码量子比特的横向容错门的可编程逻辑量子处理器？
• RQ2 增加码距离如何影响表面码和颜色码逻辑量子比特的纠缠门保真度和误差抑制？
• RQ3 中断电路读取与前馈在规模化容错计算中的实用性如何？
• RQ4 3D 码是否能实现横向非克里福操作并在逻辑框架内实现类经典难题的采样电路？
• RQ5 相关解码在提升逻辑门性能方面的优点与局限？

主要发现

• 对 d=7 的表面码之间的横向 CNOT 门在使用相关解码时相比常规解码显示出更好的纠缠性能。
• 带有 10 个颜色码量子比特的容错制备逻辑 GHZ 状态具有高保真度，并可扩展至 40 个颜色码（280 个物理量子比特），具备中断电路操作。
• 使用 2D 颜色码和 3D [[8,3,2]] 块的逻辑算法在横向实现 Clifford 与非Clifford 操作，支持复杂采样电路和 IQP 风格任务。
• 一个 12 逻辑比特的扰动电路在具有误差检测的条件下实现 XEB 达到 0.616(7)；48 逻辑比特电路达到 XEB ≈ 0.1，显示潜在的量子采样优势。
• 两比特测量与 Bell-差分采样用于量化纠缠、魔法等，并通过部分后选择与零噪声外推实现误差缓解。
• 带存储区与纠缠区的分区架构支持扩展到 40 个颜色码和 280 个物理量子比特；中断电路读取实现前馈与纠缠传递。