[논문 리뷰] Open Packet Processor: a programmable architecture for wire speed platform-independent stateful in-network processing

Giuseppe Bianchi, Marco Bonola외 4명|arXiv (Cornell University)|2016. 05. 06.

Software-Defined Networks and 5G참고 문헌 39인용 수 37

한 줄 요약

이 논문은 eXtended Finite State Machines(XFSM)를 저수준 프로그래밍 추상화로 사용하여 상태 기반 네트워크 내 패킷 처리를 위한 플랫폼 독립적이고 웨이어 스피드 아키텍처인 오픈 패킷 프로세서(OPP)를 제안한다. 일반 하드웨어에서 구현된 OPP는 흐름 수준의 상태 추적과 결정론적, 고정 사이클 처리를 가능하게 하여 외부 컨트롤러에 의존하지 않고도 실시간 프로그래머블 네트워크 기능의 실현 가능성을 입증한다.

ABSTRACT

This paper aims at contributing to the ongoing debate on how to bring programmability of stateful packet processing tasks inside the network switches, while retaining platform independency. Our proposed approach, named "Open Packet Processor" (OPP), shows the viability (via an hardware prototype relying on commodity HW technologies and operating in a strictly bounded number of clock cycles) of eXtended Finite State Machines (XFSM) as low-level data plane programming abstraction. With the help of examples, including a token bucket and a C4.5 traffic classifier based on a binary tree, we show the ability of OPP to support stateful operation and flow-level feature tracking. Platform independence is accomplished by decoupling the implementation of hardware primitives (registries, conditions, update instructions, forwarding actions, matching facilities) from their usage by an application formally described via an abstract XFSM. We finally discuss limitations and extensions.

연구 동기 및 목표

• OpenFlow의 정적 매치/액션 모델을 초월하여 더 이상 유연하고 실시간, 상태 기반 패킷 처리가 필요한 네트워크 스위치의 요구를 충족시키기 위해.
• 유량 분류 및 속도 제어와 같은 복잡한 네트워크 기능의 플랫폼 독립적이고 웨이어 스피드 구현을 가능하게 하기 위해.
• 하드웨어 프리미티브의 구현을 응용 프로그램 논리에서 분리하기 위해 추상 XFSM 모델을 사용하여 다양한 스위치 아키텍처 간의 이식성을 보장하기 위해.
• 컨트롤러 기반 상태 관리의 지연과 확장성 한계를 극복하기 위해 상태 기반 처리를 데이터 평면 내부에 직접 통합하기 위해.
• 미래의 확장 가능한 데이터 평면 프로그래밍 프레임워크를 위한 실용적이고 하드웨어 프로토타yped 기반을 제공하기 위해.

제안 방법

• 패킷 도착에 의해 트리거되는 상태 전이를 지원하는 eXtended Finite State Machines(XFSM) 기반의 하드웨어 아키텍처를 설계하기 위해.
• 매칭, 조건 평가, 업데이트 논리, 포워딩 액션을 위한 전용 하드웨어 블록을 구현하여 저수준 프리미티브를 추상화하기 위해.
• XFSM 상태 전이를 인코딩하기 위해 TCAM 기반의 플로우 테이블을 사용하여 빠르고 병렬적인 검색 및 업데이트 연산을 가능하게 하기 위해.
• 검색 및 업데이트 기능을 분리하여 플로우 간 상태 처리를 가능하게 하고 프로그래밍 기법을 통해 비동기 이벤트 처리를 지원하기 위해.
• 복잡한 상태 업데이트를 지원하기 위해 업데이트 논리 블록에 ALU를 통합하며, 향후 조건 평가로의 확장 가능성도 고려하기 위해.
• 웨이어 스피드 성능과 고정 사이클 지연 시간을 검증하기 위해 일반 FPGA 하드웨어에서 설계를 프로토타yped하기 위해.

실험 결과

연구 질문

• RQ1 플랫폼 독립적이고 웨이어 스피드인 데이터 평면 아키텍처가 외부 컨트롤러에 의존하지 않고도 복잡한 상태 기반 패킷 처리를 지원할 수 있는가?
• RQ2 eXtended Finite State Machines(XFSM)가 고정된 지연 시간을 보장하는 네트워크 내 처리를 위해 하드웨어 아키텍처에 효과적으로 매핑될 수 있는가?
• RQ3 성능과 결정론성을 유지하면서 상태 기반 처리를 특정 하드웨어 플랫폼에서 분리할 수 있는 정도는 어느 정도인가?
• RQ4 시계 신호 기반, 패킷 도착으로 트리거되는 상태 전이 모델이 실시간 네트워크 기능에 대해 실질적인 제약가 있는가?
• RQ5 XFSM 추상화가 타이머, 파ipel라인 연산, 다단계 처리와 같은 고급 기능을 지원하기 위해 어떻게 확장될 수 있는가?

주요 결과

• OPP 아키텍처는 일반 FPGA 하드웨어에서 웨이어 스피드, 플랫폼 독립적 상태 기반 패킷 처리를 성공적으로 구현하여 결정론적이고 고정 사이클 동작을 달성하였다.
• 프로토타입은 XFSM를 복잡한 네트워크 기능(예: 토큰 버킷 기반 속도 제어, C4.5 기반 유량 분류)의 저수준 프로그래밍 추상화로 사용할 수 있음을 입증하였다.
• 검색 및 업데이트 기능을 분리함으로써 플로우 간 상태 처리가 가능해졌으며, 주 파이프라인 내에서 플로우 별 상태 저장을 요구하지 않고도 플로우 간 조율이 가능해졌다.
• 업데이트 논리 블록에 프로그래머블 ALU를 통합하여 복잡한 상태 업데이트를 지원할 수 있었지만, 조건 평가는 현재 업데이트 단계에 국한되어 있다.
• 내장된 타이머 지원 부재와 병렬 실행으로 인한 파이프라인 업데이트 부재가 주요 한계로 지적되었으며, 향후 확장을 위해 필요로 한다.
• OPP는 P4와 OpenFlow와 같은 기존 노력과 보완적으로 작용하며, 향후 고수준 언어의 컴파일 타겟이 될 수 있는 실용적이고 점진적인 프로그래머블 데이터 평면의 길을 열어준다.